Автор работы: Пользователь скрыл имя, 18 Апреля 2013 в 08:05, реферат
Бұл өрнектер алдымен НЕМЕСЕ функциялары арқылы жазылып, сосын де Морган заңын пайдалану арқылы ЖӘНЕ-ЕМЕС функциясымен суреттелген түріне түрлендірілді; оған тағы бір себеп – ЖӘНЕ-ЕМЕС элементтерінің олардың ішкі құрылымына байланысты тез әрекеттілігі басқа элементтермен салыстырғанда жоғары болады.
Шифратор схемада шартты сызба белгілемесімен (1.11, a-сурет) көр-сетіледі, ал 1.11, b-суретте Electronics Workbench бағдарламасының мүмкін-дігін пайдалану арқылы жүзеге асырылған алдыңғы жиналған схеманың біріктірілген жеке блок (Subcircuit) түріндегі суреттемесі келтірілген (оның сәйкесті шықпалары олардың келтірілген құрылым схемасындағы орналастырылым бағытына сай шығарылған).
ҚАЗАҚСТАН РЕСПУБЛИКАСЫ ҒЫЛЫМ ЖӘНЕ БІЛІМ МИНИСТРЛІГІ
ШӘКӘРІМ АТЫНДАҒЫ СЕМЕЙ МЕМЛЕКЕТТІК УНИВЕРСИТЕТІ
СӨЖ
Тақырыбы: Дешифратор негізінде жобалау сұлбасы
Тексерген:Оспанов Е.А
Орындаған:Жумашева Н.Н
Семей-2013
1.8 К е с т е
I |
Xi |
C2 |
C1 |
C0 |
O |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 | |
2 |
0 |
1 |
0 |
0 | |
3 |
0 |
1 |
1 |
0 | |
4 |
1 |
0 |
0 |
0 | |
5 |
1 |
0 |
1 |
0 | |
6 |
1 |
1 |
0 |
0 | |
7 |
1 |
1 |
1 |
0 | |
1 |
x |
0 |
0 |
0 |
1 |
Бұл өрнектер алдымен НЕМЕСЕ функциялары арқылы жазылып, сосын де Морган заңын пайдалану арқылы ЖӘНЕ-ЕМЕС функциясымен суреттелген түріне түрлендірілді; оған тағы бір себеп – ЖӘНЕ-ЕМЕС элементтерінің олардың ішкі құрылымына байланысты тез әрекеттілігі басқа элементтермен салыстырғанда жоғары болады.
Шифратор схемада шартты сызба белгілемесімен (1.11, a-сурет) көр-сетіледі, ал 1.11, b-суретте Electronics Workbench бағдарламасының мүмкін-дігін пайдалану арқылы жүзеге асырылған алдыңғы жиналған схеманың біріктірілген жеке блок (Subcircuit) түріндегі суреттемесі келтірілген (оның сәйкесті шықпалары олардың келтірілген құрылым схемасындағы орналастырылым бағытына сай шығарылған).
Құрылған шифратордың айта кететін бір кемшілігі бар, оған екі сигнал қатар жіберілген жағдайда оның шығарған коды шым-шытырық бірдеңеге айналып кетеді. Осындай жағдайды болдырмас үшін шифратордың өндірісте шығарылатын микросхемалары (мысалы, 74148 микросхемасы), әдетте, мәртебелі түрде құрылады. Яғни олар түскен бірнеше сигналдың белгіленген мәртебесі жоғарғысының кодын шығарады да қалғандарына көңіл бөлмейді.
3.2.4 Шифратордың өлшемін ұлғайту
Көптеген жағдайда таңдап алынған шифратор микросхемасының өлшемі (кіріс саны) қойылған талапқа сай келмей, оны ұлғайту қажет болады. Мысалы, 74148 микросхемасы сегіз кірісті мәртебелі шифратор қызметін атқарады. Осындай миросхемалар негізінде (немесе алдыңғы құрылған схеманың жабық түріндегі блогы арқылы) кіріс саны екі есе ұлғайтылған шифратор құруға болады .
3.2.5 Дешифраторлар
Дешифратор (Decoder) – кірістеріне түскен екілік кодқа сәйкесті шығысында сигнал қалыптастырушы құрылғы. Мысал ретінде төрт теріс шығысты (Q3 … Q0) дешифратордың схемасын құру жолын қарастыралық. Шығыс саны төртеу болғандықтан, оның кірісіне түсетін код екіразрядты (A1A0) болады. Дешифратордың іске қосу кірісіндегі (E, Enable) сигналдың жандандыру деңгейін төменгі (0) мәнінде алалық.
Дешифратордың келтірілген түсіндірме суреттемесінің негізінде, оның ақиқаттық кестесін (1.9-кесте) құрайық.
1.9 К е с т е
E |
A1 |
A0 |
Q3 |
Q2 |
Q1 |
Q0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 | |
1 |
0 |
1 |
0 |
1 |
1 | |
1 |
1 |
0 |
1 |
1 |
1 | |
1 |
x |
x |
1 |
1 |
1 |
1 |
Дешифратор схемада шартты сызба белгілемесімен (1.14, a-сурет) көрсетіледі, ал 1.14, b-суретте оның жиналған схемасының біріктірілген жеке блок түріндегі суреттемесі келтірілген.
3.2.6 Дешифратор негізінде қиыстырма құрылғы құру.
Күрделі логикалық функцияның өрнегінің жазылу тәртібін қарастыру кезінде функцияның алынған логикалық өрнегіне (1.1) көз салсақ, ондағы әрбір термнің тура сегіз шығысты дешифратордың сәйкесті шығыстарының адресі екендігін көреміз. Демек, осындай дешифратордың сәйкесті шығыстарын бескірісті НЕМЕСЕ элементінің кірістеріне жалғау арқылы берілген функцияны жүзеге асыруға болады. Егер дешифратор теріс шығысты болса, онда (1.1) өрнегін де Морган заңы арқылы түрлендіреміз:
Алынған өрнектен берілген құрылғының қызметін теріс шығысты дешифратор негізінде жүзеге асыру үшін оның сәйкесті шығыстарына бескірісті ЖӘНЕ-ЕМЕС элементін жалғау жеткілікті екендігі көрініп тұр.
Қиыстырма құрылғыны дешифратор
негізінде құру тәсілі – аса ыңғайлы тәсіл:
біріншіден, логикалық өрнекті минимизациялаудың
3.2.7 Мультиплексорлар
Мультиплексор кірістерінің біреуін шығысына қосатын ауыстырғыш қызметін атқарады, қажетті кірістің таңдалуы сілтеу сөзімен жүзеге асырылады. Мультиплексордың кірістері екі топқа бөлінеді: дерек кірістері мен сілтеу кірістері.
Мультиплексордың кірісті сілтеуге дешифраторды пайдалану арқылы құрылған схемасы 1.16, a-суретте, ал оның шартты сызба белгілемесі 1.16, b-суретте келтірілген.
Бірнеше мультиплексорды қатар қосу арқылы бірнешеразрядты (мысалы, сегізразрядты) сөздердің біреуін бір арнаға жіберу жұмысын атқаратын мультиплексорлық құрылым құру қиын емес, бұндай құрылымдарды арналы мультиплексор деп атауға болады.
3.2.8 Мультиплексор негізінде қиыстырма құрылғы құру
Дешифраторлар сияқты мультиплексорлар
негізінде де қиыстырма құрылғылардың
Бірінші тәсілде жүзеге асырылуы қажетті функцияның сәйкесті аргументтер жинағындағы мәндері мультиплексордың дерек кірістеріне, ал аргумент мәндері оның адрестік кірістеріне беріледі. Бұл жерде мультиплексордың сілтеу (адрестік) кірістерінің саны функцияның аргументтерінің санымен (n) бірдей болу керек, демек, оның дерек кірістерінің саны 2n болады. 1.10-кестеде берілген функцияның осы тәсілмен, яғни сегізкірісті мультиплексор негізінде жүзеге асырылуы 1.17, a-суретте көрсетілген. Бұндағы жеке блок түрінде суреттелген мультиплексордың дерек кірістерінің шықпалары сол жағына, ал сілтеу кірістерінің шықпалары оның үстіңгі жағына орналастырылған.
1.10 К е с т е
X2 |
X1 |
X0 |
Y |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
Екінші тәсіл, функцияның аргументтерінің саны мультиплексордың сілтеу кірістерінің санынан артық болған жағдайда қолданылады. Бұл кезде мультиплексордың сілтеу кірістеріне аргумент сигналдарының бір бөлігі беріледі де қалғаны оның дерек кірістерін реттеуге пайдаланылады. Келтірілген функцияның осы тәсілмен төрткірісті мультиплексор негізінде жүзеге асырылуы 1.17, b-суретте келтірілген. Бұнда A2 және A1 аргументтері мультиплексордың сілтеу сигналдары ретінде, ал A0 аргументі оның дерек кірістерін реттеуге пайдаланылған.
3.2.9 Демультиплексорлар
Демультиплексор дерек кірісіндегі сигналды сілтеу коды арқылы анықталған шығысына жіберетін құрылғы.
Демультиплексордың дешифратор арқылы құрылған схемасы 1.18, a-суретте, ал оның шартты сызба белгілемесі 1.18, b-суретте келтірілген.
4 Қосуыштар
Қосуыштар – сандарды арифметикалық қосуға арналған құрылғылар. Көпразрядты сандарды қосу бірнеше бірразрядты қосуыштар арқылы жүзеге асырылады. Сондықтан, алдымен сол бірразрядты қосуыштартардың құрылым принциптерін қарастыралық.
4.1 Бірразрядты қосуыштар
Екі бірразрядты санды қосу кезінде олардың қосынды нәтижесі (S, Sum) мен келесі разрядқа жіберілетін тасымал (C, Carry) шығарылу керек, демек, оның жұмысын 1.11-кестемен суреттеуге болады.
1.11 К е с т е
A |
B |
S |
C |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
Кесте деректері негізінде жазылған құрылғы шығыстарының логикалық өрнектері:
; .
Осы өрнектердің негізінде құрылған қосуыштың схемасы 1.19, a-суретте, ал оның жеке блок түрінде біріктірілген түрі 1.19, b-суретте келтірілген.
Бұл қосуыш көпразрядты сандардың бірінші разрядтарын қосуға ғана жарайды (сондықтан ол жартылай қосуыш деп аталады), ал оның қалған разрядтарына жарауы үшін оның алдыңғы разрядтан түскен тасымалды да қосатын мүмкіндігі болу керек. Толық қосуыштың жартылай қосуыштар арқылы құрылған схемасы 1.20, a-суретте, ал оның жеке блок түрінде біріктірілген түрі 1.20, b-суретте келтірілген.
5 Тізбектеме құрылғылар
Шығыс сигналы (немесе сигналдары) кіріс сигналдарының кезекті мәндеріне және өзінің алдыңғы (кейде, одан бұрынғы да) жағдайына байланысты анықталатын құрылғылар тізбектеме құрылғылар деп аталады. Демек, бұндай құрылғылардың бұрынғы жағдайын есте сақтайтын мүмкіндігі, яғни оның құрамында жады элементтері болу керек. Сондықтан, алдымен жады элементтерінің (триггерлердің) түрлерімен және олардың құрылымы мен жұмыс принциптерімен танысайық.
5.1 Триггерлер
Триггерлер – екі тиянақты жағдайы бар, бірразрядты екілік сан сақтауға арналған құрылғылар. Оның тиянақты жағдайларының біреуі лог.1-ге, екіншісі лог.0-ге сәйкес келеді. Әдетте, триггерлік құрылымның қарама-қарсы деңгейлі (тура және теріс деп аталатын) екі шығысы болады, триггердің жағдайы оның тура шығысындағы сигнал деңгейімен анықталады.
Информацияның енгізілу (жазылу) тәртібіне байланысты триггерлер асинхронды және синхронды болып бөлінеді.
5.2 Асинхронды RS-триггерлер
Асинхронды триггерлердің жаңа жағдайға ауысуы тікелей олардың кірісіне берілетін информациялық сигналдардың өзгерісімен ғана анықталады. Оларды НЕМЕСЕ-ЕМЕС немесе ЖӘНЕ-ЕМЕС элементтерінің негізінде құруға болады.
Бұл құрылымның жұмысын 1.12-кестедегі жазылым ретімен талқылау арқылы қарастырайық.
Кестенің бірінші жолында – R = 0, S = 0; екі элементтің де бір кірісінде 0 тұр, ал олардың кері байланыстық кірістерінде қарастырылым басында қандай сигнал тұрғаны белгісіз, демек, құрылымның Q және Q’ шығыстарындағы сигнал деңгейлері де белгісіз.
1.12 К е с т е
R |
S |
Q |
Q’ | |
1 |
0 |
0 |
? |
? |
2 |
1 |
0 |
1 | |
3 |
0 |
1 |
1 | |
4 |
1 |
1 |
0 | |
5 |
0 |
1 |
0 | |
6 |
1 |
1 |
0 |
0 |
7 |
0 |
0 |
??? |
??? |
Кестенің екінші жолында – R = 1, S = 0; жоғарғы элементтің бір кірісінде лог.1 тұрғандықтан, бұл элементтің жұмыс логикасына сәйкесті, оның шығысында (Q) лог.0 деңгейлі сигнал туады да, ол кері байланыс жолы арқылы төменгі элементтің екінші кірісіне түседі, нәтижесінде оның шығысында (Q’) лог.1 деңгейлі сигнал туады; сонымен, бұл жағдайда триггер лог.0 жағдайына келтіріледі (яғни, оған 0 жазылады).
Кестенің үшінші жолында – R = 0, S = 0; жоғарғы элементтің R кірісіндегі сигнал деңгейі өзгергенмен оның екінші кірісінде (құрылымның Q’ шығысына жалғанған) лог.1 деңгейі тұрғандықтан, бұл элементтің шығысындағы сигнал деңгейі алдыңғы лог.0 деңгейінде қалады, демек триггердің жағдайы өзгермейді.
Кестенің төртінші жолында – R = 0, S = 1; төменгі элементтің бір кірісінде лог.1 тұрғандықтан, оның шығысында (Q’) лог.0 деңгейлі сигнал туады да, ол кері байланыс жолы арқылы жоғарғы элементтің екінші кірісіне түседі, нәтижесінде оның шығысында (Q) лог.1 деңгейлі сигнал туады; сонымен, бұл жағдайда триггер лог.1 жағдайына келтіріледі (яғни, оған 1 жазылады).
Кестенің бесінші жолында – R = 0, S = 0; төменгі элементтің S кірісіндегі сигнал деңгейі өзгергенмен, оның құрылымның Q шығысына жалғанған кірісінде лог.1 деңгейі тұрғандықтан, бұл элементтің шығысындағы сигнал деңгейі алдыңғы лог.1 деңгейінде қалады, демек, триггердің алдыңғы жағдайы сақталады.
Құрылымның қарастырылған жағдайларынан келесі қорытынды шығаруға болады: R = 1, S = 0 берілу жағдайы триггердің 0 жазу режиміне, R = 0, S = 1 жағдайы триггердің 1 жазу режиміне, ал R = 0, S = 0 жағдайы триггердің жазылған санды сақтау режиміне сәйкес келеді.
Триггердің кірістеріне R = 1, S = 1 берілген кезде (алтыншы жол) екі элементтің де шығыстарында лог.0 деңгейлі сигнал туады да, триггер сақтау режиміне ауыстырылғанда (жетінші жол), триггердің қай жағдайға тиянақталатындығы – кездейсоқ оқиға. Демек, бұндай жағдайды тудырмас үшін, қарастырылған триггердің кірістеріне R = 1, S = 1 берілмеуі керек; сондықтан, бұл жағдай триггердің тиым салынған режимі деп аталады.
Сонымен, қарастырылған триггердің жұмыс режимдерін 1.13-кесте түрінде суреттеуге болады.