Центральный процессор

• SISD — один поток команд, один поток данных;
• SIMD — один поток команд, много потоков данных;
• MISD — много потоков команд, один поток данных;
• MIMD — много потоков команд, много потоков данных.

 
 
 

  3.  СОСТАВ ЦЕНТРАЛЬНОГО  ПРОЦЕССОРА 
 

  Центральный процессор в общем  случае содержит в  себе:  

  

• арифметико-логическое устройство;
• шины данных и шины адресов;
• регистры;
• счетчики команд;
• кэш;
• математический сопроцессор чисел с плавающей точкой.

 
 
 
 
 
 

  3.1 Арифметико-логическое  устройство 
 

  Арифметико-логическое устройство (АЛУ) - центральная часть процессора, выполняющая арифметические и логические операции.  

  АЛУ реализует  важную часть процесса обработки  данных. Она заключается в выполнении набора простых операций. Операции АЛУ подразделяются на три основные категории: арифметические, логические и операции над битами. Арифметической операцией называют процедуру обработки  данных, аргументы и результат  которой являются числами (сложение, вычитание, умножение, деление,...). Логической операцией именуют процедуру, осуществляющую построение сложного высказывания (операции И, ИЛИ, НЕ,...). Операции над битами обычно подразумевают сдвиги.  

  АЛУ состоит  из регистров, сумматора с соответствующими логическими схемами и элемента управления выполняемым процессом. Устройство работает в соответствии с сообщаемыми ему именами (кодами) операций, которые при пересылке  данных нужно выполнить над переменными, помещаемыми в регистры.  

  Арифметико-логическое устройство функционально можно  разделить на две части :

  а) микропрограммное устройство (устройство управления), задающее последовательность микрокоманд (команд);

  б) операционное устройство (АЛУ), в котором реализуется  заданная последовательность микрокоманд (команд).

  АЛУ может  оперировать четырьмя типами информационных объектов: булевскими (1 бит), цифровыми (4 бита), байтными (8 бит) и адресными (16 бит). В АЛУ выполняется 51 различная операция пересылки или преобразования этих данных. Так как используется 11 режимов адресации (7 для данных и 4 для адресов), то путем комбинирования "операция/ режим адресации" базовое число команд 111 расширяется до 255 из 256 возможных при однобайтном коде операции. 
 
 
 

  3.2 Шина данных и  шина адреса 
 
 

  Шина  данных — в компьютерной технике принято различать выводы устройств по назначению: одни для передачи информации (например, в виде сигналов низкого или высокого уровня), другие для сообщения всем устройствам (шина адреса) — кому эти Данные предназначены. 

  На материнской  плате шина может также состоять из множества параллельно идущих через всех потребителей данных проводников (например в архитектуре IBM PC). 

  Основной  характеристикой шины данных является её ширина в битах. Ширина шины данных определяет количество информации, которое  можно передать за один такт. 

  Разрядность шины данных определяется разрядностью процессора (ЦПУ) 
 

  Шина  адреса — компьютерная шина, используемая центральным процессором или устройствами, способными инициировать сеансы DMA, для указания физического адреса слова ОЗУ (или начала блока слов), к которому устройство желает обратиться для проведения операции чтения или записи. 

  Основной  характеристикой шины адреса является её ширина в битах. Ширина шины адреса определяет объём адресуемой памяти. Например, если ширина адресной шины составляет 16 бит, и размер слова памяти равен  одному байту (минимальный адресуемый объём данных), то объём памяти, который  можно адресовать, составляет 216 = 65536 байтов (64 КБ). 

  Если рассматривать  структурную схему микро-ЭВМ, то адресная шина активизирует работу всех внешних устройств по команде, которая  поступает с микропроцессора. 
 
 
 

  3.3 Регистр процессора 
 

  Регистр процессора — сверхбыстрая память внутри процессора, предназначенная прежде всего для хранения промежуточных результатов вычисления (регистр общего назначения/регистр данных) или содержащая данные, необходимые для работы процессора — смещения базовых таблиц, уровни доступа и т. д. (специальные регистры). 

  Регистр представляет собой цифровую электронную  схему, служащую для временного хранения двоичных чисел. В процессоре имеется  значительное количество регистров, большая  часть которых используется самим  процессором и недоступна программисту. Например, при выборке из памяти очередной команды она помещается в регистр команд. Программист обратиться к этому регистру не может. Имеются так же регистры, которые в принципе программно доступны, но обращение к ним осуществляется из программ операционной системы (например управляющие регистры и теневые регистры дескрипторов сегментов). Этими регистрами пользуются в основном разработчики операционных систем. 

  Доступ  к значениям, хранящимся в регистрах как правило в несколько раз быстрее, чем доступ к ячейкам оперативной памяти (даже если кеш-память содержит нужные данные), но объём оперативной памяти намного превосходит суммарный объём регистров (объём среднего модуля оперативной памяти сегодня составляет 1 Гб — 4 Гб[1], суммарная «ёмкость» регистров общего назначения/данных для процессора Intel 80x86 16 битов * 4 = 64 бита (8 байт)). 
 
 
 
 
 
 
 

  3.4  Счетчик команд 
 
 

  Счетчик команд — регистр процессора, содержащий адрес текущей выполняемой команды. В зависимости от архитектуры содержит либо адрес инструкции, которая будет выполнятся, либо той, которая выполняется в данный момент[источник не указан 178 дней]. 

  В большинстве  процессоров, после выполнения команды, если она не нарушает последовательности команд (напр. команда перехода), счетчик  автоматически увеличивается (постинкремент). Понятие счётчика команд сильно связано с фон Неймановской архитектурой, одним из принципов которой является выполнение команд друг за другом в определенной последовательности.

      
 

  3.5 КЭШ 
 

  Кэш (англ. cache, от фр. cacher — прятать) — промежуточный буфер с быстрым доступом, содержащий копию той информации, которая хранится в памяти с менее быстрым доступом, но с наибольшей вероятностью может быть оттуда запрошена. Доступ к данным в кэше идёт быстрее, чем выборка исходных данных из медленной памяти или их перевычисление, за счёт чего уменьшается среднее время доступа. 
 
 
 

  Кэш центрального процессора 

  Ряд моделей  центральных процессоров (ЦП) обладают собственным кэшем, для того чтобы минимизировать доступ к оперативной памяти (ОЗУ), которая медленнее, чем регистры. Кэш-память может давать значительный выигрыш в производительности, в случае когда тактовая частота ОЗУ значительно меньше тактовой частоты ЦП. Тактовая частота для кэш-памяти обычно ненамного меньше частоты ЦП. 
 
 
 
 
 

  Уровни  кэша 
 

  Кэш центрального процессора разделён на несколько уровней. Для универсальных процессоров  — до 3. Кэш-память уровня N+1 как правило больше по размеру и медленнее по скорости обращения и передаче данных, чем кэш-память уровня N. 

  Самой быстрой  памятью является кэш первого  уровня — L1-cache. По сути, она является неотъемлемой частью процессора, поскольку  расположена на одном с ним  кристалле и входит в состав функциональных блоков. Состоит из кэша команд и кэша данных. Некоторые процессоры без L1 кэша не могут функционировать. На других его можно отключить, но тогда значительно падает производительность процессора. L1 кэш работает на частоте процессора, и, в общем случае, обращение к нему может производиться каждый такт (зачастую является возможным выполнять даже несколько чтений/записей одновременно). Латентность доступа обычно равна 2−4 тактам ядра. Объём обычно невелик — не более 128 Кбайт. 

  Вторым  по быстродействию является L2-cache —  кэш второго уровня. Обычно он расположен либо на кристалле, как и L1, либо в  непосредственной близости от ядра, например, в процессорном картридже (только в слотовых процессорах). В старых процессорах — набор микросхем на системной плате. Объём L2 кэша от 128 Кбайт до 1−12 Мбайт. В современных многоядерных процессорах кэш второго уровня, находясь на том же кристалле, является памятью раздельного пользования — при общем объёме кэша в 8 Мбайт на каждое ядро приходится по 2 Мбайта. Обычно латентность L2 кэша, расположенного на кристалле ядра, составляет от 8 до 20 тактов ядра. В отличие от L1 кэша, его отключение может не повлиять на производительность системы. Однако, в задачах, связанных с многочисленными обращениями к ограниченной области памяти, например, СУБД, производительность может упасть в десятки раз. 

  Кэш третьего уровня наименее быстродействующий  и обычно расположен отдельно от ядра ЦП, но он может быть очень внушительного  размера — более 32 Мбайт. L3 кэш  медленнее предыдущих кэшей, но всё равно значительно быстрее, чем оперативная память. В многопроцессорных системах находится в общем пользовании. 

  Отключение  кэша второго и третьего уровней обычно используется в математических задачах, например, при обсчёте полигонов, когда объём данных меньше размера кэша. В этом случае, можно сразу записать все данные в кэш, а затем производить их обработку. 
 

  Ассоциативность кэша 

  Одна из фундаментальных характеристик  кэш-памяти — уровень ассоциативности  — отображает её логическую сегментацию. Дело в том, что последовательный перебор всех строк кэша в поисках необходимых данных потребовал бы десятков тактов и свёл бы на нет весь выигрыш от использования встроенной в ЦП памяти. Поэтому ячейки ОЗУ жёстко привязываются к строкам кэш-памяти (в каждой строке могут быть данные из фиксированного набора адресов), что значительно сокращает время поиска. С каждой ячейкой ОЗУ может быть связано более одной строки кэш-памяти: например, n-канальная ассоциативность (англ. n-way set associative) обозначает, что информация по некоторому адресу оперативной памяти может храниться в n местах кэш-памяти. 

  При одинаковом объеме кэша схема с большей ассоциативностью будет наименее быстрой, но наиболее эффективной. 
 
 
 

  3.6  Математический сопроцессор 
 

  Математический  сопроцессор — сопроцессор для расширения командного множества центрального процессора и обеспечивающий его функциональностью модуля операций с плавающей запятой, для процессоров, не имеющих интегрированного модуля. 

  Модуль  операций с плавающей запятой (или  с плавающей точкой; англ. floating point unit (FPU)) — часть процессора для выполнения широкого спектра математических операций над вещественными числами. 

  Простым «целочисленным» процессорам для  работы с вещественными числами  и математическими операциями требуются  соответствующие процедуры поддержки  и время для их выполнения. Модуль операций с плавающей запятой  поддерживает работу с ними на уровне примитивов — загрузка, выгрузка вещественного  числа (в/из специализированных регистров) или математическая операция над ними выполняется одной командой, за счёт этого достигается значительное ускорение таких операций. 
 
 
 
 

  4. 4. МИКРОПРОЦЕССОРЫ,  МНОГОПРОЦЕССОРНЫЕ СИСТЕМЫ, ТАКТОВАЯ ЧАСТОТА И РАЗРЯДНОСТЬ ПРОЦЕССОРА. 
 

  Современные процессоры выполняются в виде микропроцессоров.  

   Физически  микропроцессор представляет собой  интегральную схему — тонкую  пластинку кристаллического кремния  прямоугольной формы площадью  всего несколько квадратных миллиметров,  на которой размещены схемы,  реализующие все функции процессора.  

  Кристалл-пластинка  обычно помещается в пластмассовый  или керамический плоский корпус и соединяется золотыми проводками с металлическими штырьками, чтобы  его можно было присоединить к  системной плате компьютера. 

  В вычислительной системе может быть несколько  параллельно работающих процессоров; такие системы называются многопроцессорными. 

  Скорость  процессора измеряется в мегагерцах (MHz). Это дает приблизительное представление о том, сколько операций он выполняет в секунду. Хотя можно с уверенностью сказать, что 200 MHz Pentium MMX работает быстрее, чем 166 MHZ Pentium MMX. Подобные сравнения возможны только внутри семьи процессоров. Сравнение скоростей в мегагерцах Pentium MMX и Pentium II или чипа от другого производителя невозможны, поскольку инструкции обрабатываются по-разному.