Микропроцессорлық жүйені жобалау

Ақпаратты цифрлік өңдеу  әдістерінің қарқынды дамуы микропроцессорлық  жабдықтардың (дербес компьютерлер мен  сәйкес перифериялық құрылғылар) жасалуына  және олардың өндірістің барлық саласына енгізілуіне алып келді. Есептеу  машиналарының архитектуралары  туралы білім негізін атақты американдық  математик Джон фон Нейман қалап  кеткені белгілі. 1946 жылы ол өз әріптестері  Г.Голдстайн және А.Беркспен бірге  «Электрондық есептеу құрылғысының логикалық конструкциясын алдын-ала  қарастыру» атты мақаласында қазір  классикалық болып табылатын  есептеу машиналарын құру приципін ұсынған еді. Сол фон Неймандық негізде алғашқы микропроцессор жасалған болатын. Сонау 70-жылдардан басталатын микропроцессордың даму тарихы әлі күнге дейін өз жалғасын табуда.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Микропроцессорлық жүйелердің жалпы құрылымы

Микропроцессор-кез-келген микропроцессорлық жүйелердің орталық  бөлігі (МПС) – командалық циклді тарататын  АЛУ және ЦУУ енеді. МПС құрамында  МП басқа жад, енгізу/қортынды құрылым, қосалқы схемалар (такталық генератор, ПДП және тоқтату бақылаушылары, шиналық қалыптастырушы, защелктер-тіркеуші және т.б.)

Кез-келген МПС төмендегі  негізгі бөлікті атап айтуға болады:

• процессорлық модуль
• жад
• ішкі құрылым (ЗУ ішкі+енгізу/қортынды құрылым)
• бөлу жүйесі
• жадқа тіке қол жеткізу жүйесі

МПС процессорымен басқа  құрылымдарымен байланысы радиальды  байланыс принциптерімен, жалпы шинамен  және құрама тәсілдерімен жүзеге асырылады. МПС біртекті әсіресе 8 және 16 разрядты процессорларында «Жалпы шина» байланыс принциптерін алды яғни барлық құрылымдар бір образбен интерфейске қосылады. (1.1. сурет)

 

1. Сурет «Жалпы шина» интерфейспен МПС құрылымы

 

 

 

Интерфейстің барлық сигналдары негізгі үш топқа бөлінеді-негіздер, адрестер және басқару.

Белгілі болғандай процессор  компьютердің негізгі есептеуіш  блогы  және көп деңгейде оның күшін  анықтауыш болып табылады.  Процессор  – программист ойлаған және бағдарламалық  кодтың модулі  ретінде ресімделген бағдарламаны орындаушы болып табылады. Процессор не істейтінін түсіну үшін біріккен компьютерді  ІВМ РС жүйе компоненттерінің аясында қараймыз, Осы компьютерлік архитектурамен әрине процессорларды қолдану сферасы шектелмейді.

Бәріне танымал ІВМ  РС – біріккен компьютер есептеуіш  машиналардың фон-неймандық архитектурасын таратуды ұсынады. Бұл архитектура  Джон фон-Нейман  1945 жылы ұсынылған  және төмендегі негізгі признактары  бар. Машина басқару блогынан, арифметикалық-логикалық құралдан (АЛУ) , жадтан және енгізу/қорытынды блогынан тұрады. Одан сақтаушы бағдарлама концепциясы таратылады: негіздер және бағдарламалар бір жадта сақталады.

1. Сурет Фон-Нейман архитектурасы 

 

1.2.Сурет  Гарвардтық  архитектура 

Егер зердені бағдарлама зердесіне және негіздер зердесіне  бөлсек онда Гарвардалық архитектураны  аламыз.

 Фон-найманды архитектура  – ЭВМ құрудың бір варианты  ғана емес басқа да көрсетілген  принциптеріне сәйкес қазіргі  заманғы компютерлердің көбісі  осы принципте негізделген, қоса  айтқанда фон-неймандық машиналарды  қосқанда көп процессорлық кешендер.

Тоқтату –Фон-нейман машиналарынан  қазіргі заманғы архитектураның бірінші ерекшелігі. Тоқтату жұмысы  тоқтату сигналы түскеннен кейін  процессор ағымды бағдарламаның орындалуын тоқтату керектігімен  және тоқтату процедурасына дайындығын бастаумен шектеледі.

 

1.3. Сурет Тоқтатумен фон-нейман архитектурасы

ЖТҚ (жадқа тікелей қол жеткізу) – фон-Нейман машинасынан қазіргі заманғы архитектураның ерекшілігі  екінші ерекшілік. ЖТҚ ақпаратқа единица жіберу шығындарын қысқартады.

 

1.4. Сурет ЖТҚ каналымен фон-Нейман архитектурасы

Микропроцессорлар архитектурасы 

ІВМ РС шиналық  ұйым

ІВМ РС архитектурасы негізіне оның ерекше бөлігі болып табылатын  ашық принциптері орналасқан. Персоналды машиналар аясындағы ІВМ негізгі  бақталастығы бұған бірнеше жылдардан  соң осы айтылған принцип  ІВМ фирмасының персоналды компьютерлеріне компьютерлік рынокты басып алуға жол берген кезде келді.

Ашық принциптер біріншіден, ІВМ РС  төтенше дамыған яғни қолданушының «қосу» бағдарламасының  барлық ресурстарға кез-келген деңгейде  тоқтату жүйесіне  екіншіден,ақпараттық ағымды ұйымдастыратын шина жүйесінде яғни қолданушының өзінің аппаратттық құралдарын процессорға қосуға ғана емес сонымен қатар ақпараттық ағымдарды ұйымдастыру кезінде принциптік өзгертулерсіз немесе қосымша жүргізулер есебінен архитектураның өзіне жетілдіруге мүмкіндік береді.

Микрокомпьютер шинасын  сигналдарды ақпарттық мекн-жайлармен  беру, сигналдарды басқару топ  жүйелері жүзеге асырады. Оны нақты  түрде үшке бөлуге болады: адрестік шина, негіздер шинасы және басқару  шинасы. Осы сигналдар деңгейін әр мезетте есептеуіш жүйелердің жағдайын анықтайды. 2.1 Суретте мысалы і82284 синхрогенератор, і80286 микропроцессор, және і80287 сопроцессор, сонымен қатар і82288 шина бақылаушылар енетін гипотекалық есептеуіш жүйенің  ядросы суреттелген.

 

2.1. Сурет Компьютер шинасы 

Одан басқа үш шина көрсетілген: адрестер, негіздер және сигналдарды  басқару. Синхрогенератор CLK такталық сигнал   процессордың және басқа  да микросхемалардың  ішкі жұмыс  істеуін синхронизациялау үшін әрекет етеді. RESET сигналы бас кезіндегі  жағдайда процессорды лақтыуды жүзеге асырады.  READY  сигналы сонымен  қатар синхрогенератор көмегімен  қалыптасады, жай периферилік құралдардың  жұмысы кезінде шиналар циклдерін жоюға арналған. 24 жолдан тұратын адрестік шинаға негіздер шинасынан  процессор немесе одан берілетін  і80286 микропроцессоры байт және сөз адресін шығарады. Сонымен қатар адрес шинасы негіздермен алмасу жүргізілетін периферилік порттардың адрестерін көрсету үшін микропроцессорлармен қолданылады.

Негіздер шинасы  жеке байттар және сонымен қатар екі  байттық сөзді беруге мүмкіндік  беретін 16 жолдан тұрады,  Байтты беру кезінде үлкен 8 , сонымен қатар  төмен жүйе бойынша беруге болады. Негіздер шинасы екі бағытты байтты және сөздерді беру микропроцессор ретінде  жүргізіледі. Басқару шинасы сигналдармен қалыптасады, біріншіден микропроцессордан  тікелей түскен , екіншіден жүйелік  бақылаумен құрылған, үшіншіден- микропроцессорға басқа микросхемалардан және периферилік  адаптерлерден  келетін сигналдардан тұарды. Микропроцессор шина бойынша  қосылу тәртібін анықтайтын басқару  сигналдарын қалыптастыру үшін жүйелік  бақылауды қолданады. Ол шинан циклының типін, (тоқтатуды бекіту, енгізу/қортынды портын оқу, енгізу/қортынды портына  жазу, зердені оқу, зердеге жазу) SO,S1,М/IO үш сигналды ұсынады. Осы сигналдардың мағынас негізінде жүйе бақылаушысы  басқарушы сигналдарды, шина циклының типтерінің процесстерінің жалғасын  қалыптастырады,

Шиналар жұмысының динамикасын  түсіну үшін процессор оперативті зердеден сөзді оқуды  қалай   жүзеге асыратынын анықтайық. Бұл үш такта  ішінде немесе процессордың ішкі жағдайы  ішінде орындалады. (нақты айтқанда процессордың әр жағдайы синхросигналдың 2 тактасын созылады.)

РС/АТ компьютеріндегі L ,S, X  және M шина жүйелерін ұйымдастыру

Жоғарыда айтылған жүйе үш секцияға бөлінген,  шиналар  бұрынғы  ЭВМ ІВМ РС ХТ кластарында ғана қолданылған. «Жалпы шина» деп аталатын ол әр уақытта процессор басқа  құралдар зердесімен  немесе  преиферилік  құралдардың бақылаушыларымен қосуға мүмкіндік алып компьютерді толық  қамтыған. Атап айтқанда біздің компьютерде  бір емес, бірнеше шиналар бар. (2.2 суретте қарау). 

Негізгі шиналар төртеу және олар L – шина, S-шина,  M-шина,  X-шина болып айтылады. Біз жаңа ғана бізбен тікелей микропроцессормен байланысты адрес  және негіздер жүйесі    L – шина (немесе локальды шина) қарастырылды. Соншалықты шина көп буфер бөлсе, соған байланысты процессордан көп  бөлінеді. Сонда L – шина процессорға жақын болып саналады.

 

2.2. Сурет  ІВМ РС  АТ шиналық ұйым 

Негізгі шина  компьютермен барлығын байланыстыратын   S-шинасы немесе  жүйелік шина болып табылады. Яғни ол 8 арнайы қосқыш слоттарға шығарылған.

L – шинасының S-шинасына  ауысуы процессор сигналы аранайы трансформацияны ұстау қажет. Микропроцессор жүйесінің ең жоғарғы жүктемелі мүмкіндігі бір ТТ L шинасымен  S  көтерілмейді, яғни осы жүйелердің шығатын тогы 1 ма көтерілмеуі тиіс. Сондықтан  L шинасымен  S шинасы   жүйелері  арасында  кем дегенде жүз рет енгізудің күштілігін арттыратын буферлі элементтер орналасуы қажет. Одан басқа микропроцессорлардың шиналары біз алдағы уақытта көретіндей ЭВМ басқа да бөліктерімен әрқашан байланыста болмауы керек. Процессордан тыс деп аталатын алмасуды орындау кезінде микропроцессор компьютердің басқа схемаларынан өшірілуі қажет.

Басу (бұл инженерлер-электронщиктер арасында таратылған термин  регистрде  ақпартты сақтауды білдіреді) төмендегі  себептер бойынша қажет адрестердің  коды. Шиналарда негіздерінде  микропроцессор дан немесе одан алмасуға жататын  ақпараттар  пайда болғанда бұл  ақпараттың  көзден қосылушыға берілуге дайындығы болуы қажет. Белгілі  болғандай микросхема қортындыларын  жоғарғы импедандық жағдайдан  жұмыс  жағдайына қайта қосу, сонымен  қатар ақпараттардың берілу бағыттарын  қайта қосу арнайы уақытты талап  етеді. Сонымен қатар уақыт осы  алмасуға қатысатын элементтерді дешифирациялауға жұмсалады. Адрестік ақпарат қарастырылатын алмасудың циклінде, машиналық циклдің  соңында шинаға шығарылуы тиіс және регистрде сақталуы қажет. . Сонымен қатар Жылдамдықты арттыру мүмкіндігін күшейту үшін адрестік ақпартты периферийлік микросхеманы дешифрациялауға қажет, жалпы айтқанда ортадан бастап алмасуға қатысады және бекітеді. Адрестің жүйелерде пайда болатын LA (17) - LA (23) және басқа циклдің алмасу адресіне сәйкес   бұл варианты адрестің басқа жүйелерінде жүйе шинасында әлі ақпарат болғанда ғана өзгереді.

Шина архитектурасының эволюциясы

Қарастырылған шина архитектурасымен микропроцессор  орындаған кезде  мысалы, зердеден оқу командасы, локальды L шинасымен  жүйелік S шинасына, ал содан  кейін M шина зердесіне түседі. Осыдан кейін зердеден оқылған негіздер сол секілді жүйелік шинаға одан локальды шинаға түседі. Белгілі болғандай  әр ақпаратты сол немесе басқа  буферлік элемент арқылы беру  анықталған кешіріктірулер жөнелтіледі. Бір кешіктіру  көп болмағанымен олардың жинақталуы өте көп, сонымен қатар ол ең төменгі  такталық бөлікті анықтайды.

 

2.3.Сурет  ІВМ  РС АТ286 Классикалық архитектура 

 

ІВМ РС АТ286 соңғы модельдерде  жоғалтуларды жою үшін негізгі оперативті зерде негізгі жүйеге ерекшеленеді және оған қол жеткізу жүйелік  шина арқылы емес, паралелльді жүйелік  шинаға қол жеткізу арқылы жүзеге асырылады. Ережеге сәйкес бұл негіздер шинасының интегрирлі бақылаушылардың  қолда барына сәйкес. Негіздердің  берілуі мұндай жағдайда 20нс, ал такаталық  жиілігі 25 Мгц дейін көтеріледі.

                    2.4. Сурет ІВМ РС АТ286 кеш модельдерінің архитектурасы

Бұл бағытта жүйелерді  алдағы уақытта жетідіру  негіздер шинасынан LD локальды шинадан MD шинасының  зердесіне  көшу шектеуге дейін жетеді. Бұл жағдайда негіздер шинасының  бақылаушысының функцияларын жай шина қалыптастырушысы орындайды. Былай  қарағанда онда қажеттілік жоқ және тек LD  және MD  шиналарын біріктіреді.

Процессордың өндірістілігін арттыру мүмкіндігі РС АТ архитектура  аясында шешім іздеулерімен байланысты. Кэш-зердені жүргізу негізгі оперативті зердеге қол жеткізу уақыты бойынша  талаптарды әлсіреуге жол берді.

Қалған архитектуралық өзгертулер 32 разрядты негіз шиналары бар  процессорлардан 64 разрядты шиналары бар процессорларға нақты айтқанда Pentium, Pentium Pro, Pentium II процессорларға ауысуымен байланысты.

 

 

 

 

 

Жад жүйесін ұйымдастыру

Тізбектілік алмасуды ұйымдастыру  кезінде екі мәселе саналады:

1. берушінің және қабылдаушының биттерін синхронизациялау
2. беру сеансының басын фиксациялау

МПС ақпартты берудің үш тәсілі бар:

• асинхронды
• синхронды
• аралас

        Асинхронды тәсіл сигналдар беталды аралық уақытымен берілетінімен сипатталады.

        Синхронды тәсіл сигналдар қатаң кезеңді берілетімен сипатталады.

        Аралас тәсіл байттар асинхронды , ал биттер байт ішінде синхронды берілетімен сипатталды.

Асинхронды тәсіл 

Асинхронды тәсіл ақпаратты  жеке жүйе бойынша берілуді қамтамсыз  етеді. Асинхронды режимде алмасуды синхронизациялау  үшін

1. беруші және қабылдаушы жұмысқа бір жиелікпен беруді дайындайды
2. сілтеменің басын және соңын ерекшелейтін беруші старттық және стоптық байтты қалыптастырады.
3. берілу қысқа сілтемелермен, ал берілу  жиелігі салыстырғанда төмен жүргізіледі.