Микропроцессорная техника

   В состав этих МПС, как правило, входят:

   - шинный  контролер для сопряжения устройств  с системной шиной по параллельному  интерфейсу;

   - адаптер  последовательного интерфейса для построения многопроцессорных систем или сопряжения источников и приемников сигналов, не увеличивающих нагрузку на системный интерфейс;

   - специализированный  процессор арифметической обработки   сигналов (сопроцессор);

   - ПЗУ  команд и констант;

   - ОЗУ операндов.

   Для обеспечения работы МПС к их системному интерфейсу  можно подключать устройства специализированной обработки арифметических алгоритмов, таких как быстрое  преобразование Фурье, и устройства обработки аналоговых сигналов.

   В состав таких устройств обработки аналоговых сигналов  входят:

   -аналого-цифровые (АЦП) и цифроаналоговые (ЦАП)  преобразователи, обеспечивающие  непосредственное сопряжение цифрового устройства обработки с аналоговыми сигналами датчиков и приемников;

   - система  памяти ПЗУ и ОЗУ;

   - буферы  данных, используемые для временного  хранения (буферизации) данных при  передаче между устройствами;

   - МП, предназначенный для цифровой  обработки аналоговых сигналов.

   В рассматриваемых структурах МПС  реализуются три способа организации (обслуживания) передачи информации:

   1) программно-управляемая передача, инициируемая  процессором;

   2) программно-управляющая передача, инициируемая  запросом прерывания от периферийного  устройства;

   3) прямой доступ к памяти (ПДП).

   При первом  способе передача инициируется самим процессором, а при втором - запросом прерывания от периферийного устройства.

   При программно-управляемой передаче данных МП на все время этой операции отвлекается  от выполнения основной программы,  что ведет к снижению производительности МП-системы.  Кроме того, скорость передачи данных через МП может оказаться недостаточной  для работы с высокоскоростными внешними устройствами.

   Прямым  доступом к памяти называется способ  обмена  данными, обеспечиваюший автономно  от МП установление связи и передачу данных между ОЗУ и внешним устройством.

   Прямой  доступ к памяти,  повышая предельную скорость ввода-вывода информации и  общую производительность МП-системы, делает ее более приспособленной  для работы в системах реального времени. Прямым доступом к памяти управляет контролер ПДП, выполяющий следующие функции:

   - управление  инициируемой процессором или  ПУ передачей данных между  ОЗУ и ПУ;

   - задание  размера блока данных,  который  подлежит передаче, и области  памяти, используемой при передаче;

   - формирование  адресов ячеек ОЗУ, участвующих в передаче;

   - подсчет  числа байт, передаваемых через  интерфейс, и определение момента  завершения заданной операции ввода-вывода.  

   2 МИКРОПРОЦЕССОРЫ 

   2.1 Архитектура с  тремя шинами 

   Архитектура с  тремя шинами является наиболее общей для микропроцессорных систем. Шиной системы называют физическую группу  линий передачи сигналов,  имеющих схожие функции в рамках системы. Все три шины являются специализированными с точки зрения их функций. Эти шины именуются так:

   а) адресная шина;

   б) шина данных;

   в) шина управления.

   По  адресной шине передаются лишь выходные сигналы микропроцессора, т. е. от микропроцессора к внешнему устройству. Эта шина предназначена для  того,  чтобы  открывать или выбирать правильный тракт для электрического соединения в пределах микропроцессорной системы.

   Для удобства будем в дальнейшем полагать, что все электрические соединения в микропроцессорной системе осуществляются между  микропроцессором и  устройством,  открытым  (выбранным) с помощью адресной шины. В качестве устройства здесь выступает любая электрическая схема, принимающая данные от микропроцессора либо вырабатывающая данные для него.

   Важнейшей характеристикой  адресной  шины  является ее емкость. Емкость шины определяется числом входящих в нее  отдельных  электрических линий. К примеру, 16-разрядная адресная шина представляет собой 16 независимых физических линий для передачи электрических  сигналов.

   Шина  данных является двунаправленной  шиной.  Это означает,  что передача данных  может производиться в обоих направлениях.  В первом случае, данные передаются от микропроцессора во  внешнее  устройство (выбранное адресной  шиной ).  Этот режим называется выводом данных. Во втором случае,  данные передаются от внешнего устройства (выбранного шиной  адреса)  в микропроцессор.  Этот режим называется вводом данных.

   Хотя  передача данных по шине данных может  производиться в обоих направлениях, однако в каждый заданный момент времени  она  осуществляется лишь в одном  из двух направлений. Это означает, что для передачи данных в устройство (систему) и их приема из системы микропроцессор переводится в соответствующий режим.  Также как и адресная шина, шина данных обладает определенной емкостью (разрядностью).  По емкости шины данных судят о классе микропроцессора.  К примеру,  при 8-разрядной шине данных микропроцессор будет отнесен к классу 8-разрядных микропроцессоров.

   На  шине управления действует несколько  типов сигналов. Основные из них:

   а) чтение данных из памяти;

   б) запись данных в память;

   в) чтение данных с устройства ввода-вывода;

   г) запись данных в устройство ввода-вывода.

   Позднее для этой шины мы введем некоторые  добавочные  сигналы. Однако для  понимания существа процессов пока достаточно ограничиться указанным  списком сигналов.  Шина управления используется  лишь  для вывода сигналов, т. е. является однонаправленной. 
 

   3 Архитектура 8-разрядного  однокристального

      микропроцессора  серии К580 

   3.1 Общая характеристика  однокристального  МП

        серии К580 

   Микропроцессор  КР580ИК80А является  программируемой  универсальной БИС, может считывать информацию из внешних устройств, памяти и производить над ней арифметические и логические  операции, анализировать  результаты вычислений и записывать данные в память и внешние устройства,  функционируя при этом под управлением  команд из некоторого фиксированного множества.

   Микропроцессорная БИС КР580ИК80 представляет собой однокристальный  8-разрядный  МП  с двумя магистралями:  однонаправленной 16-разрядной адресной магистралью (МА), двунаправленной 8-разрядной  магистралью  данных  (МД)  и 12 сигналами управления (шесть входных и шесть выходных).

Таблица 1 - Технические  характеристики БИС КР580ИК80 

   

Условное  обозначение МП БИС К580ИК80 приведено  на рисунке 2. 

      

                                               Функциональное назначение внешних

                                                выводов МП БИС КР580ИК80:

                                          Адресная  шина   (А0-А15), обеспечи-

                                           вающая адресацию к любой из 2¹⁶

                                          8-разрядной ячейке памяти или внеш-

                                          него устройства (ВУ);

                                           Двунаправленная шина данных

                                          (Д0-Д7), используемая для обмена

                                           информации с памятью или ВУ;

                                            Шина управления (выходная):

                                          СИНХР (SYNC) - на этом выходе  МП

                                          БИС фпрмируется сигнал СИНХР в

                                           начале каждого машинного цикла;

                                           П (DBIN,прием)  -  сигнал  ПРИЕМ

                                           на этом выходе указывает на готов-

                                            ность МП БИС к приему данных;

                                            ОЖД (WAIT,ожидание)  - сигнал  ОЖД

                                            на этом выходе указывает что  МП

                                            находится в состоянии ожидания;

                                            ЗП (WR)- на этом выходе МП БИС 

                                           сигнал ЗП указывает, что данные 

                                           выданы МП БИС и установлены на

                                           МД (магистраль данных) и могут  быть

                                             записаны в ВУ;

                                             П.ЗХ (HLDA,  подтверждение захвата) - на этом выходе МП  БИС сигнал  П.ЗХ появляется в ответ на сигнал З.ЗХ (запрос захвата) и указывает, что МД и МА находятся в состоянии высокого сопротивления;

   Р.ПР (INTE,  разрешение прерывания) - на этом выходе  сигнал Р.ПР  указывает  на состояние внутреннего триггера разрешения прерывания МП БИС.  Состояние триггера может быть установлено  программно с помощью команд EI,DI. При уровне “0” на выходе Р.ПР прием запросов прерывания МП БИС невозможен.

   Шина  управления (входная):

   Г (READY,  готов) - сигнал ГОТОВ на этом входе информирует о готовности ВУ к обмену информацией с МП БИС .  При уровне “0”  МП БИС будет находиться в состоянии ОЖИДАНИЕ.

   З.ЗХ (HOLT,  запрос захвата) - вход, используемый для подачи сигнала З.ЗХ на переход  МП БИС в состояние ЗАХВАТ, в  котором МА и МД переходят в  третье состояние (высокое  сопротивление).  Обычно состояние  используется для организации обмена информацией по каналу прямого доступа к памяти;

   З.ПР (INT, запрос прерывания) - вход, используемый для подачи сигнала З.ПР. Сигнал поступает от внешнего источника на прерывание выполнения основной программы и переход на выполнение подпрограмм обслуживания прерывания.  Сигнал  запроса  прерывания  не воспринимается  МП БИС при работе его в режимах ЗАХВАТ,  ОЖИДАНИЕ или нулевом состоянии внутреннего тригера разрешения прерывания;

   R (RESET)-  вход,  по которому поступает  сигнал на начальную установку  МП БИС,  при этом обнуляется  его  программный  счетчик,  внутренние триггеры, формирующие  сигналы Р.ПР и П.ЗХ;

   CLK1,2 - входы  для  подачи  тактовых  сигналов  Ф1(СДК1)  и Ф2(СДК2). Эти сигналы являются не пересекающимися во времени сигналами, определяющими тактовую частоту работы МП БИС. 

   3.2 Структурная схема  МП 

   Микропроцессорная БИС, представленная на рисунке 3, включает в себя следующие функциональные блоки:

   - блок  регистров;

   - арифметическо-логический блок;

   - устройство  управления (УУ);

   - буферные  схемы шины данных (БФД) и шины  адреса (БФА).

   Секция  регистров включает шесть 16-разрядных регистров: W,Z,B,C,D,E,H,L; РС (программный счетчик) и SP  (указатель стека).  Шесть 8-разрядных регистров общего назначения составлены в пары регистров:B,C;  D,E;  H,L.  Они могут быть использованы  в программах как отдельные 8-разрядные регистры или как три 16-разрядных регистра (B,D,H).