Проектирование компонент аппаратурной поддержки ВС

                          Пензенский Государственный Университет

                Кафедра «Информационно-вычислительные  системы» 
 
 
 
 
 
 

Проектирование  компонент аппаратурной поддержки  ВС. Устройство для вычисления функции  передачи результата через параллельный порт в ЭВМ

Пояснительная записка к курсовому проекту

по  дисциплине

«Вычислительные системы, сети и телекоммуникации» 
 
 
 
 

                                                                                  Выполнила: 

                            Студентка гр. 09ВЭ2

                                                                                            Храмова О.А. 

                                                                                   Проверил:

                                                                                                   к.т.н., профессор

                                                                                          кафедры ИВС

                                                                                          Ремонтов А.П.

                                                          2011

                                              Содержание 

Введение………………………………………………………………………....3

1 Анализ  предметной области………………………………………………….4

2 Техническое  задание……………………………………………………….....5

    2.1 Основание для разработки…………………………………………...…..5

    2.2 Назначение разработки………………………………………………..…5

    2.3 Требования к устройству…………………………………………...….5-6

    2.4 Стадии и этапы разработки………………………………………...….....6

3 Описание структурной схемы вычислительного устройства…................7-8

4 Описание  работы вычислительного устройства по структурной схеме......9

5 Описание  алгоритма работы вычислительного устройства…………….....10

6 Программа  разрабатываемого устройства……………………………….....11

7 Рекомендации  по выбору элементной базы для реализации устройства…12

8 Тестирование  программы…………………………………………………….13

Заключение……………………………………………………………………...14

Список  литературы……………………………………………………………..15

Приложение  А Структурная схема устройства…………………………....16-17

Приложение  Б блок-схема программы……………………………………..18-19

Приложение  В листинг программы………………………………………...20-21

Приложение  Г окно рабочего приложения………………………………...22-23 
 
 
 
 
 
 

                                                      Введение 

     Все известные формы человеческой деятельности, любой процесс функционирования технического объекта связаны с  передачей и преобразованием  информации. Одно из важнейших положений  кибернетики состоит в том, что  без информации и ее обработки  невозможны организованные системы, какими являются живые организмы и искусственные, созданные человеком технические системы.

     У человека для решения новых задач  с каждым днем возникает потребность  расширения возможностей компьютера в  обработке информации.

     Одним из способов достижения большего быстродействия является создание устройств, которые, высвобождают ресурсы основной вычислительной машины, выполняя определенную совокупность операций по жестко заданному алгоритму.

     Разрабатываемый в данном курсовом проекте компонент аппаратурной поддержки ВС является как раз таким устройством, освобождающим ЭВМ от выполнения расчетов, которые в противном случае пришлось бы выполнять, расходуя машинные такты, самой ЭВМ. Так как аппаратная обработка информации осуществляется значительно быстрее программной и обеспечивает наилучшую реализацию ВС.

     Данное устройство вычисляет число попаданий в заданный диапазон и передает результат на СОМ- порт ЭВМ. Возможно, устройство не слишком функционально и будет иметь весьма узкую сферу применения в области компонентов аппаратурной поддержки, но цель работы состоит не в проектировании сложного механизма обработки информации, а в получении навыков разработки подобных систем в целом. И в разработке устройства вычисления с использованием минимального набора элементов, для снижения затрат времени и стоимости устройства в частности.

     1 Анализ предметной области 

     Предметной  областью данной разработки является проектирование компонент аппаратурной поддержки ВС. Для этого необходимо разработать блок для определения попаданий в заданный диапазон и передачи результата через параллельный порт ЭВМ, с использованием минимального набора элементов, для снижения затрат времени и стоимости устройства с использованием эмулятора М580. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

                                   2   Техническое задание 

      2.1 Основание для разработки

    Проект разрабатывается на основании задания на курсовое проектирование по курсу « вычислительные системы, сети и телекоммуникации», выданного профессором Ремонтовым А.П. и утвержденного заведующим кафедрой Фурман О.В.

2. Назначение разработки

    Целью курсового проектирования является разработка схемы устройства для определения числа попаданий в заданный диапазон для блока предварительной обработки информации и передачи результата через параллельный порт ЭВМ.

     Границы диапазона (A и B) заносятся в соответствующие входные регистры блока. Данные с выхода BC подаются на входной регистр в параллельной форме. Количество чисел, удовлетворяющих условию подсчитывается и передается в параллельном коде в ЭВМ.

     Разрабатываемая схема должна отвечать следующим  техническим условиям:

1. А, В- целые числа, поступающие в параллельном двоичном коде одновременно.
2. По отдельной шине подается сигнал готовности данных
3. А, В- операнды, поступающие в параллельном двоичном коде одновременно
4. Результаты вычислений передаются через параллельный порт в ЭВМ.

 

      2.3  Требования к устройству

    В соответствии с заданием на устройство поступают следующие входные данные и управляющие сигналы.

     1) границы диапазона (А и В).

     2) сигнал готовности данных КВН

     Поскольку числа А и В являются целыми, для их двоичного представления достаточно шести разрядов на каждое число : А_max=B_max<= 2ⁿ- 1, т.е. n=6.

         Сигнал готов (RDY)- одноразрядный, означает что коды чисел А,В- поступили на входы проектируемого устройства и записаны в соответствующие регистры. После этого начинается процесс вычисления результата. По окончании вычисления должна осуществляться передача результата по последовательному интерфейсу, а по окончании передачи устройство должно переходить в режим ожидания поступления следующих кодов с внешнего устройства.

     2.4 Стадии и этапы разработки

         Стадии и этапы разработки приведены в таблице 1.

Таблица 1- стадии и этапы разработки

 

3. Описание  структурной схемы вычислительного  устройства

 

      Схема электрическая структурная устройства представлена в приложении А. Она содержит следующие основные элементы:

а) генератор  тактовых импульсов (ГТИ);

б) центральный  процессор (ЦП);

в) слово  состояния программы (ССП);

г) буфер (БУФ);

д) внешние  устройства;

е) шинный формирователь( восьмиразрядный двунаправленный)(ШФ);

ж) постоянное запоминающее устройство (ПЗУ);

з) шина данных (ШД);

и) шина адреса (ША);

к) блок регистров. 

     ЦП- вычислитель, который делает все  расчеты под управлением УУ (устройство управления). ЦП содержит устройство управления и арифметико- логическое устройство.

     ССП в любой момент времени должен содержать информацию, достаточную для продолжения выполнения программы с точки, соответствующей моменту формирования данного вектора состояния. ССП формируется в соответствующих регистрах ЦП, изменяясь после выполнения каждой команды.

     ШФ  осуществляет связь между микропроцессором системной шиной адреса, может передавать и усиливать сигналы данных.

     ПЗУ имеет емкость 4 Кбайта и предназначено  для хранения команд, констант, управляющих  слов инициализации.

     ШД- шина, предназначенная для передачи информации.

     ША- компьютерная шина, используемая центральным процессором или устройствами для указания физического адреса слова ОЗУ ( или начала блока слов), к которому устройство может обратиться для проведения операции чтения или записи.

     Блок  регистров предназначен для записи входных сигналов. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 

         4 Описание работы вычислительного устройства по структурной схеме 

     Из  микропроцессора на шину адреса выдается адрес очередной команды. Считанная  по этому адресу из памяти ПЗУ команда  поступает на шину данных и принимается  в микропроцессор, где она исполняется. В счетчике команд микропроцессора формируется адрес следующей команды. После окончания исполнения данной команды на шину адреса поступает адрес следующей команды и т.д. При обращении микропроцессора к внешним устройствам по шине адреса передается адрес порта.