Такое большое количество тактов требует  введения в алгоритм блока временной задержки (блок 3), который должен формировать нужный временной интервал Т_с.

   Кроме этого нужно предусмотреть анализ сигналов X1 и Х2, активный уровень которых должен приводить к появлению на выходе кода начального состояния М(0) или к остановке счета соответственно.

   Составим  таблицу исходных данных для дальнейшего  проектирования.

   Определим начальный адрес размещения массива  кодов сигналов в ОЗУ  , определяется соотношением с округлением до большего четного числа

   Определим значение диапазона адресов устройств  ввода-вывода определяется по формуле с округлением до большего числа кратного восьми

   после округления получим:

   

Таблица 4. Исходные данные для проектирования 

  3.2. Определение управляющего  слова. 

    Назначение  разрядов управляющего слова показано на рис.10. С помощью этого рисунка определим управляющее слово, которое будет использоваться для инициализации ППИ. Для формирования заданных сигналов целесообразно использовать основной режим ввода-вывода – режим “0”.

      

   Для нашего варианта, коды счетчика M(i) = Q4Q3Q2Q1 выводятся в порт С, коды, управляющие работой ЦАП, Y(i) = Y8Y7Y6Y5Y4Y3Y2Y1 выводятся в порт B, а порт A используется для ввода сигналов внешнего управления X1 и Х2. Следовательно, в соответствии с рис.10, разряды управляющего слова, используемого для установки режимов портов, будут такими:

   После перевода в шестнадцатеричный код  получим управляющее слово 90H. 

3.3. Определение адресов портов и синтез дешифратора адреса ППИ. 

   ППИ подключен к системной шине с  использованием адресного пространства ввода-вывода и занимает в нем четыре четных адреса начиная с адреса . Для определения значений адресов портов ввода-вывода составим таблицу 5 в которой покажем состояние сигналов на системной шине адреса А7...А0 и адресуемый при этом порт. При составлении таблицы считаем, что разряд адреса А0 не используется и всегда равен 0, разряды адреса А2 и А1 используются для выбора портов и регистра управляющего слова внутри ППИ.

Таблица 5. Распределение адресов портов ввода-вывода

   Как видно  из составленной таблицы, порты ввода-вывода и регистр управляющего слова, которые входят в состав ППИ занимают 4 адреса в диапазоне 40Н...46Н. Поскольку в МП системе могут присутствовать УВВ с другими адресами, то для безошибочной работы нужных портов необходимо формировать сигналы их выбора. Эту функцию выполняет дешифратор адреса ППИ (ДШ ППИ), который формирует сигнал CS с уровнем логического 0, активизирующий БИС ППИ, только при установке на шине адресов, отведенных для данного устройства. Составим таблицу 6 истинности для дешифратора адреса ППИ.

Таблица 6. Таблица работы дешифратора адреса ППИ

   Запишем логическое выражение для выходного сигнала, с учетом того, что входные сигналы A2,A1 являются фиктивными.

   

   и перейдя в базис ИЛИ-НЕ, получим

   

   Дешифратор  адреса ППИ будет иметь вид как на рисунке 11.

 
 

3.4. Составление полной функциональной схемы формирователя на основе МП.

   Все разработанные выше аппаратные части  и выбранные устройства формирователя объединим в единую функциональную схему МП системы. На ней покажем в виде элементов принципиальной схемы ЦП К1810ВМ86, ППИ К580ВВ55, синтезированный ДШ ППИ и ЦАП. Остальные узлы схемы покажем в виде функциональных элементов. Данная схема изображена в приложении 2.

 

3.5. Разработка детального алгоритма работы микропроцессорной системы. 

   При разработке детального алгоритма (рис.12.) используется обобщенный алгоритм, показанный на рис.9. и исходные данные. При этом считаем, что массив кодов в ОЗУ (таблица 4) уже сформирован, следовательно, блок 1 обобщенного алгоритма в детальный алгоритм включать не будем.

   Поскольку МП использует сегментацию памяти, адреса ячеек определяем в виде: PA=Seg : EA,

   где PA – двадцатибитовый полный (физический) адрес ячейки;

   Seg – шестнадцатибитовый адрес сегмента (база, сегмент);

   EA – шестнадцатибитовый адрес ячейки внутри сегмента (смещение).

   Таким образом, для адресов (таблица 4), получим таблицу 7:

   

Таблица 7. Адреса ячеек ОЗУ

     

      

3.6. Разработка алгоритма подпрограммы задержки. 

   Для разработки алгоритма ПП задержки найдем число тактов задержки N_З:

   N_З= N_C-N_Ф,

   где N_Ф – число тактов между двумя соседними выводами кода ЦАП в порт без учета подпрограммы.

   N_З=10000-118=9882

   ПП  задержки реализуется путем включения  в алгоритм подпрограммы холостых (пустых) команд NOP. Каждая команда NOP выполняется за 3 такта частота CLK. Последовательно можно включать любое количество холостых команд, но для экономии памяти и компактности целесообразно выполнять эти команды в цикле. Регистр МП СН используется как счетчик циклов и в него загружается число R, равное числу повторений цикла задержки. Поскольку СН восьмиразрядный  регистр, то загружаемое в него число не должно быть больше 255₍₁₀₎.

   Найдем  число повторений цикла задержки из соотношения:

    ,

   где n – количество последовательно включенных команд NOP в блоке 24.

   Для того чтобы R было не больше 255, выберем n=10, тогда R= 247₍₁₀₎=F7h

   

 
 
 
 
 
 

3.7. Разработка программы работы микропроцессорной системы. 

Текст программы представлен ниже: