Контрольная работа по "Компьютерная схемотехника и архитектура компьютеров"

МИНИСТЕРСТВО  ОБРАЗОВАНИЯ И НАУКИ УКРАИНЫ

ДОНБАССКАЯ  ГОСУДАРСТВЕННАЯ

МАШИНОСТРОИТЕЛЬНАЯ  АКАДЕМИЯ

 

КАФЕДРА КИТ

 

 

 

 

 

КОНТРОЛЬНАЯ РАБОТА

 

 

по дисциплине "Компьютерная схемотехника и архитектура  компьютеров"

 

 

 

 

                     Выполнил:                                        Проверил:

                   

 

 

 

Оценка	Дата	Роспись

 

 

 

 

 

 

 

 

 

 

Краматорск 2011

 

 

Вариант № 2

 

Задание №1

 

Задание: 1. Для каждого КЦУ, предусмотренного заданием :

1.1. Составить таблицу  истинности;

1.2. Составить логические  выражения функций, реализуемых  КЦУ, представленные в СДНФ  и СКНФ. Доказать тождественность  этих форм.

1.3. Преобразовать  полученные в п. 2.1.2. СДНФ к виду, реализуемому в монофункциональном  базисе ЛЭ «И-НЕ».

1.4. Составить схему  КЦУ, используя: а) ЛЭ ОФПН; б)  монофункционального набора ЛЭ  «И- НЕ».

1.5. Собрать схемы  КЦУ на стенде и проверить  правильность их функционирования.

Индивидуальное задание:

2	Голосования (мажоритарного контроля) «3 из 4»

 

Решение

 

1.1) Составим таблицу истинности  для данной функции:

 

x1	x2	x3	X4	y
0	0	0	0	0
1	0	0	0	0
0	1	0	0	0
1	1	0	0	0
0	0	1	0	0
1	0	1	0	0
0	1	1	0	0
1	1	1	0	1
0	0	0	1	0
1	0	0	1	0
0	1	0	1	0
1	1	0	1	1
0	0	1	1	0
1	0	1	1	1
0	1	1	1	1
1	1	1	1	1

 где x1,x2,x3,x4 – входные данные; y – выходная функция.

 

1.2) Представим данную функцию  в СДНФ :

 

 y1 =

 

Представим функцию в  СКНФ:

 

y2 =

Докажем тождественность  составлением таблицы истинности:

x1	x2	x3	X4	Y1	y2
0	0	0	0	0	0
1	0	0	0	0	0
0	1	0	0	0	0
1	1	0	0	0	0
0	0	1	0	0	0
1	0	1	0	0	0
0	1	1	0	0	0
1	1	1	0	1	1
0	0	0	1	0	0
1	0	0	1	0	0
0	1	0	1	0	0
1	1	0	1	1	1
0	0	1	1	0	0
1	0	1	1	1	1
0	1	1	1	1	1
1	1	1	1	1	1

1.3) Представим СДНФ в  базисе “И-НЕ”:

 

 

1.4) Составить схему КЦУ, используя: а) ЛЭ ОФПН:

 

y1 =

 

 

 

 

 

 

 

б) монофункционального  набора ЛЭ «2И- НЕ».

 

 

 

 

 

1.5. Соберем схему  КЦУ на стенде и проверим  правильность ее функционирования.

 Временная диаграмма:

 

 

 

 

 

 

 

 

 

Задание №2

 

 

Задание:  2.1 Минимизируйте выражение, используя карту Карно.

2.2 Реализуйте схему на элементах: четные варианты – элементы 2 ИЛИ-НЕ, нечетные – элементы 2 И-НЕ.

2.4 Выберите соответствующую микросхему из справочника. На основании справочных данных распишите номера выводов микросхемы для элементов схемы.

2.3 Подсчитайте количество микросхем, необходимых для реализации заданной функции.

Индивидуальное задание:

2	0+1+2+9+11+12+13+14+15

 

Решение

 

2.1) Минимизируем выражение,  используя карту Карно. Построим  карту Карно:

 

x3 x4   x1 x2	00	10	01	11
00	1	0	0	1
10	1	0	1	1
01	1	0	0	1
11	0	0	1	1

 

 

Найдем значение функции :

 

 

Представим в базисе 2ИЛИ-НЕ:

 

 

 

 

 

2.4)Для реализации данной схемы необходимо 18 логических блока 2ИЛИ-НЕ. Данную схему можно реализовать на микросхеме К155ЛЕ1 (4х2И-НЕ).

Питание микросхемы 7 -14

2.3) Для реализации данной схемы необходимо 5 микросхем К155ЛЕ1. Так же данную схему можно представить на PLD(например, семейство MAX3000)

Пример: EPM3032ALC44-4

 

Задание №3

 

Задание: . Спроектируйте многовыходное КЦУ, реализующее следующую функцию при изменении аргумента от нуля до семи. Результат выводится в виде двоичного кода. Реализуйте КЦУ на элементах: четные варианты – элементы 2 ИЛИ-НЕ, нечетные – элементы 2 И-НЕ

Индивидуальное задание: y=x/2+ 2;

Решение

 

1. Представим  функцию в табличном виде.

 

x	0	1	2	3	4	5	6	7
y	2	2,5	3	3,5	4	4,5	5	5,5

 

В проектируемом устройстве как аргумент х, так и функция у должны быть представлены в виде двоичных кодов. Перевод х и у в двоичные коды осуществляется по известным правилам преобразования десятичных чисел в двоичные коды. Число разрядов n и m, необходимых для представления х и у в двоичном коде, определяется согласно соотношениям:

n ≥ log₂(x_max+1), m ≥ log₂(y_max+1).

Находим число двоичных разрядов, необходимых  для представления аргумента х и функции у в виде ближайших больших целых чисел, в нашем случае представим выходной код в следующем виде 000,0 :

n ≥ log₂(7+1)=3, m ≥ log₂(5)=3+1(дробная часть)=4.

 

Таким образом, проектируемое устройство должно иметь три входа, на которые  поступают двоичные разряды аргумента  x1 ,x2,x3 и пять выходов, на которых формируются двоичные разряды функции y1, y2, y3, y4 ,y5. Для получения уравнений связи выходных переменных (реакций) с входными переменными (воздействиями) изобразим таблицу истинности (функционирования) устройства.

x1	x2	x3	y1	y2	y3	y4
0	0	0	0	0	1	0
1	0	0	1	0	1	0
0	1	0	0	1	1	0
1	1	0	1	1	1	0
0	0	1	0	0	0	1
1	0	1	1	0	0	1
0	1	1	0	1	0	1
1	1	1	1	1	0	1

 

 

2. Представим  функцию в СДНФ:

 

 

 

 

 

Преобразуем y1 схему в базисе ИЛИ-НЕ:

 

 

 

 

Временная диаграмма:

 

 

 

 

 

 

 

 

 

Задание № 4

 

Задание: Постройте счетчики с нестандартными значениями модуля счета. Значение модуля счета выберите следующим образом: до 10 номера по списку: n+5; от 11 до 15: n-4; от 16 и выше: n-8.  Четные варианты строят схему последовательного счетчика, нечетные варианты – параллельного.

 

Решение

1. Построим синхронный счетчик на D – триггерах. Данная схема относится к последовательным счетчикам, т.к. каждый последующий триггер синхронизируется предыдущим триггером. В данной схеме использованы на входах инверторы для счета с нулевого счета (000), если не использовать триггеры то счет будет начинаться с 111. На каждом значении синхронизации импульс делится на первом триггере на 2 , на втором на 4 , на третьем на 8.Т.к. в данной схеме необходимо организовать делитель на 7 то трех триггеров достаточно. Далее необходимо подключить логические элементы так чтобы на седьмом импульсе устанавливалась 1 и после этого сброс счетчика.

x – вход , у –выход

    

   2)В данном счетчике частота делится на 7. Данная схема была симулирована в пакете MAX+ plus. Временная диаграмма:

 

 

 

 

Задание № 5

 

Задание:  Постройте делители частоты со следующими значениями коэффициента деления.

Индивидуальное задание: 

2.

17.

24

 

 

 

Решение

 

1)Для построения схемы  были использованы D-триггеры, И-НЕ,НЕ,ИЛИ-НЕ.

CLKB – вход синхронизации. QD – выход счетчика. Логика работы строиться так же как и в предыдущей программе ,т.е. необходимо подключить к делителям соответвующие логические элементы для сброса счетчика при достижении заданного модуля счета. Схема выполнена по принципу меандра.

 

 

Временная диаграмма:

 

 

 

 

Задание № 6

 

Задание: Логика работы программы: Мигать светодиодом А2 с периодом 6 секунд

 

Решение

 

В качестве платформы для реализации будем использовать микроконтроллер  Atmega163 с тактовой частотой 8 МГц. Для зажигания светодиода A2 – использовать порт PD5(OC1A).Таймер работает в режиме СTC(сброс при совпадении) сравнивая значение с регистром OCR1A (два регистра по 8 бит OCR1AH=0x5B;OCR1AL=0x8F;) и меняя значение выводов на противоположное. Предделитель равен 1024. Обеспечивает период 6 секунд.

Схема подключения светодиодов:

         

 

 

 

 

 

 

 

Светодиоды зажигаются уровнем  логической единицы на соответствующем  выводе микросхемы.

 

#include <mega163.h>

 

interrupt [TIM1_COMPA] void timer1_compa_isr(void)

{

 

 

}

 

void main(void)

{

PORTA=0x00;

DDRA=0x00;

 

PORTB=0x00;

DDRB=0x00;

 

PORTC=0x00;

DDRC=0x00;

 

PORTD=0x00;

DDRD=0x20;

 

TCCR0=0x00;

TCNT0=0x00;

 

TCCR1A=0x40;

TCCR1B=0x0D;

TCNT1H=0x00;