Триггеры

 

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И  НАУКИ РФ

БУГУЛЬМИНСКИЙ ФИЛИАЛ

Федеральное государственное бюджетное  образовательное учреждение

высшего профессионального образования

«КАЗАНСКИЙ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ  ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

им. А.Н.ТУПОЛЕВА-КАИ»

 

 

 

 

кафедра ЕНД 

   полное название

 

 

 

 

 

Отчет по лабораторным работам

по дисциплине «Схемотехника и МК-системы»

 

 

   

 

 

 

 

 

Студента(ки)  3  курса

     отделения заочного  обучения

   

     (специальность «»)

   

          указать  полностью

     № зачетной книжки

           Домашний  адрес

    

        с указанием  индекса

 

     преподаватель:

    Ф.И.О:

 

 

 

 

 

 

 

 

Бугульма, 2012           

 

Лабораторная работа №1

«Триггеры»

Цель работы: изучить структуру  триггеров различных типов и  алгоритмы их работы

1. Триггеры на логических элементах.

1.1. Асинхронный  R-S триггер с инверсными входами.

Соберите  схему триггера на логических элементах 2И-НЕ и проверьте таблицу его состояний.

Таблица 1
tn		tn+1
		Qn+1
0	0
0	1
1	0
1	1

Решение:

Таблица 1
tn		tn+1
		Qn+1
0	0	-
0	1	1
1	0	0
1	1	Хр

 

 

 

 

 

 

 

1.2. Тактируемый  (синхронный) R-S триггер

Соберите  схему триггера  на логических элементах 2И-НЕ и проверьте таблицу его состояний.

Таблица 2
S	R	T			Qn+1
0	0	1
0	1	1
1	0	1
1	1	1
х	х	0

Решение:

Таблица 2
S	R	T			Qn+1
0	0	1	1	1	1
0	1	1	1	0	0
1	0	1	1	1	0
1	1	1	0	0	1
1	1	0	0	1	хр

1.3. D-триггер

Соберите  схему триггера на логических элементах 2И-НЕ и проверьте таблицу его состояний.

Таблица 3
D	Т			Qn+1
0	0
0	1
1	0
1	1

 

Решение:

Таблица 3
D	Т			Qn+1
0	0	1	1	0
0	1	1	0	0
1	0	1	1	0
1	1	0	1	1

 

2. Интегральные триггеры.

2.1. D-триггер  74175 (триггер-защелка).

Выберите  из библиотеки Digital интегральную схему D-триггера 74175 (Quad D-type FF (clr)) . Данная интегральная схема содержит четыре двухступенчатых Д-триггера. На выходы 1Q, 2Q, 3Q и 4Q поступает информация с входов 1D, 2D, 3D, и 4D при значении стробсигнала CLK=1 информация  “защелкивается”. Сигнал CLR’=0 сбрасывает триггер в исходное состояние. Питание микросхемы: 8 (GND) – общий провод, 16 (VCC)- U_пит.

2.1.1. Задание: Исследуйте поведение  триггера, воспользовавшись одним  из входов D_i и соответствующим выходом Q_i. В какой момент происходит защелкивание информации?

Нарисуйте схему подключения ИС 74175 для записи на выходах ее кода Q₄Q₃Q₂Q₁=0011. Соберите схему и зафиксируйте на выходах заданный код.

 

 

 

 

 

Решение:

 

 

 

 

 

 

 

 

 

 

Лабораторная  работа №2

 

«Мультиплексоры, дешифраторы, сумматоры»

Цель работы: изучить алгоритмы работы этих схем

1. Мультиплексор 74151.

Выберите  из  библиотеки Digital (библиотека MUX) интегральную схему мультиплексора MUX 74151 [1-of-8 Data Sel/Mux]. Данная интегральная схема содержит: восемь входов - D₀…D₇; адресные входы А, В и С (С является старшим битом адреса); прямой выход – Y и инверсный выход – W. Питание микросхемы: 8 (GND) – общий провод, 16 (VCC) – +5 В. Примечание: выход G’ не использовать.

1.1. Задание:

1.1.1. Соберите  схему включения мультиплексора. На выходы Y и W подключите светодиоды. Поочередно на один из входов D₀, D₁, .., D₇ подайте сигнал и проверьте работу мультиплексора. Результаты занесите в таблицу:

Решение:

 ВЫВОД

Первоначально код подается на адресные входы А, B, C и только в соответствии с вышеупомянутым условием будет определен  номер входа  D_i

2. Дешифратор 74155.

Выберите из библиотеки Digital (библиотека DEC) интегральную схему дешифратора 74155 [Dual 2-to-4 Dec/DEMUX]. ИС 74155 –представляет собой сдвоенный дешифратор 2-4. Данная интегральная схема содержит: входы – А, В, 1С и 2С’ (входу А соответствуют младшие биты сигнала); инверсные выходы 1Y₀, 1Y₁, 1Y₂, 1Y₃ и 2Y₀, 2Y₁, 2Y₂, 1Y₃. Сигналы 1G’ и 1С открывают выходы 1Y_i, а сигналы 2G’ и 2С’ – выходы 2Y_i. Питание микросхемы: 8 (GND) – общий провод, 16 (VCC) – +5 В.

2.2. Задание:

2.2.1. Перепишите таблицу состояний  сдвоенного дешифратора 2-4 и проверьте  ее, собрав схему.

2.2.2. На основе дешифратора 2-4 постройте схему дешифратора  3-8. Составьте таблицу состояний  и проверьте ее на собранной схеме.

Таблица состояний дешифратора 74155.

Решение:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Лабораторная работа №3

«Счетчики и сдвиговые регистры»

Цель работы: Изучить алгоритмы  работы последовательных логических схем,научиться  строить счетчики с заданным коэффициентом  пересчета 

1. Счетчик 74190.

1.1. Выберите из библиотеки Digital (библиотека Counter) интегральную схему счетчика 74190 (Sync BCD Up/Down Counter).

Схема представляет собой двоично-десятичный четырехразрядный реверсивный счетчик  с предварительной установкой. Питание  микросхемы: 8 (GND) - общий провод, 16 (VCC) - U_пит. Счетчик содержит: выходы Q_A, Q_B, Q_C и Q_D. Вход U/D’ используется для прямого и обратного счета («0» прямой счет, «1» - обратный счет). На входе МAX/MIN появляется «1» после достижения кода 9 или 0 при прямом и обратном счете соответственно. Вход RCO’ является инверсным входу МAX/MIN (в схеме вход RCO’ не использовать). А, В, С и D - входы предустановки, на которые подаются «0» или «1» для задания соответствующего кода. Вход LOAD’ используется для установления на выходах Qi значений входов ABCD (LOAD’= 0). При LOAD’=1 происходит счет от установленного кода. Вход CTEN’ используется для остановки счетчика во время счета (CTEN’ = 0 - счет, CTEN’ = 1 - остановка). Работа интегральной схемы счетчика осуществляется по переднему фронту перепада 0-1 на входе CLK.

Четырехразрядный универсальный  сдвиговый регистр 74194.

 

 

 

2.1. Выберите из библиотеки Digital (библиотека > Shift Regs)интегральную схему сдвигового регистра 74194 (4 - bit Bidrectional).

Питание микросхемы: 8 (GND) - общий провод, 16 (VCC) - U_пит. Регистр имеет последовательные входы данных SR и SL; четыре параллельных входа A, B, C и D;  четыре выхода Q_А, Q_В, Q_С и Q_D. Данные на выходах появляются при перепаде с 1 на 0 тактового импульса на входе CLK. Вход CLR’ - сброс схемы в ноль. Для записи параллельного кода устанавливают S1=S0=1. Сигнал S1=0 осуществляет сдвиг влево, а S0=0 осуществляют сдвиг вправо. Для записи последовательного кода используют один из двух входов: SR или SL (SR - сдвиг кода вправо, SL - сдвиг кода влево). При записи данных через вход SR устанавливают S1=0, S0=1, а при значении S1=1, S0=0 происходит сдвиг вправо. При записи данных через вход SL установление сигналов S1, S0 противоположно, а сдвиг записанного кода будет влево.