Архітектура комп'ютерів

 

ПРИМЕЧАНИЕ Следует, однако, иметь в виду, что все микропроцессоры, начиная с i386, позволяют программным путем также реализовать систему виртуальных машин, когда на одном физическом МП моделируются два виртуальных, каждый из которых может исполнять свою программу независимо и даже под управлением своей операционной системы.

 

Технология НТ была создана  фирмой Intel изначально для серверных  процессоров Хеоп с целью повышения  производительности серверных систем: в них она дополняет традиционную многопроцессорность, обеспечивая дополнительный параллелизм в работе.

Архитектурно микропроцессоры, поддерживающие НТ, имеют дополнительно  группу дублирующих регистров и  логические схемы, назначающие ресурсы  потокам и средства APIC (Advanced Programmable Interrupt Controller), организующие прерывания для обработки потоков команд разными логическими процессорами. Кроме этого для поддержки Hyper Treading необходимы материнские платы с соответствующим BIOS, и с чипсетами Intel 845 РЕ и GE, Intel 865, 875, 915, 925 и т. п., а также многозадачные операционные системы Windows XP, Linux (Windows 9х и ME непригодны, Window 2000 может использоваться с дополнительной настройкой).

Технология гиперконвейерной обработки

Технология гиперконвейерной обработки повышает пропускную способность конвейера, обеспечивая увеличение производительности и тактовой частоты. Так, один из основных конвейеров МП — конвейер предсказания ветвлений/возвратов ветвления, имеет глубину конвейерной обработки в 31 шаг (против 20 шагов в микропроцессорах Pentium 4 с суперконвейерной обработкой).

Поддержка системной шины с частотой до 800 МГц

Поддерживается самая производительная на 2004 год шина с частотой 800 МГц, обеспечивающая обмен данными между  процессором и другими компонентами со скоростью 6,4 Гбайт/с. Это обеспечивается путем организации схемы передачи данных, позволяющей передавать четырехкратно увеличенный пакет по 200-мегагерцевой шине.

Кэш-память  уровня L1 с отслеживанием выполнения команд

Поддерживается увеличенный до 16 Мбайт объем кэш-памяти данных и кэш-память с отслеживанием  выполнения команд, которая хранит до 12 000 микроопераций в порядке их выполнения. Это повышает производительность МП, в частности, из-за быстрого доступа к командам ветвления и ускоренного возврата из ветвлений, которые были неверно спрогнозированы.

Расширенные функции выполнения команд

Имеется микроблок улучшенного  динамического выполнения команд, имеющий  в том числе и усовершенствованный  алгоритм предсказания ветвлений.

Расширенные функции выполнения операций

Имеется микроблок с  расширенными до 128 байт регистрами операций с плавающей запятой и дополнительный регистр для передачи данных, что увеличивает производительность МП при работе с плавающей запятой и выполнении мультимедийных приложений.

Потоковые SIMD-расширения SSE3

В SIMD-расширения SSE2 были добавлены 144 инструкции, а в SIMD-расширения SSE3 добавлены еще 13 инструкций, улучшающих синхронизацию мультимедиа потоков и повышающих производительность при работе с видео- и аудио-информацией, в том числе с речью и графикой.

Технология RAID

Большинство новых микропроцессоров поддерживают технологию Intel RAID (Redundant Array Intensive Disk — массив недорогих дисков с избыточностью). Достоинством этой технологии является простота организации RAID-массивов, то есть поддержка функционирования нескольких параллельно работающих и дублирующих друг друга винчестеров: два диска содержат зеркальную копию информации друг друга, уменьшая таким образом вероятность потери данных и обеспечивая сохранность важной информации. Переключение между дисками выполняется очень быстро и незаметно для пользователя: все заботы по синхронизации и верификации данных система берет на себя.

Новая маркировка МП фирмы Intel

Начиная с 2004 года фирма Intel вводит новую маркировку своих  микропроцессоров. Вводимый фирмой единый трехзначный номер процессора будет учитывать сразу несколько характеристик: базовую архитектуру, тактовую частоту процессора и частоту системной шины, объем кэш-памяти и др.

В частности, базовая  архитектура МП отображается старшим  разрядом (предлагается ввести три  серии):

□   ЗХХ — процессоры Celeron, Celeron M, Celeron M со сверхнизким энергопотреблением;

□   5ХХ — процессоры Pentium 4 для настольных и мобильных  ПК (в том числе и с технологией Hyper Treading);

□   7ХХ — процессоры Pentium M с низким и сверхнизким энергопотреблением.

Лекция5

Микропроцессоры Over Drive

Интерес представляют МП Over Drive, по существу, являющиеся своеобразными  сопроцессорами, обеспечивающими для  МП 80486 режимы работы и эффективное  быстродействие, характерные для  МП Pentium, а для МП Pentium — уве-

личение их производительности (в частности, Over Drive 125, 150 и 166, соответственно, для Pentium 75, 90 и 100, увеличивающие их внутреннюю частоту до указанных для Over Drive величин).

ПРИМЕЧАНИЕ В сфере выпуска микропроцессоров с фирмой Intel постоянно конкурирует фирма AMD. Микропроцессоры фирмы AMD выпуска 2003- 2004 годов (Athlon ХР, Athlon 64) мало в чем уступают процессорам Pentium 4, а в некоторых режимах работы даже превосходят последние по быстродействию. Но, как и прежде, МП AMD сильнее греются (их штатная температура — 55-80 °С, в то время, как у МП Pentium 30-60 °С), поэтому для них необходим мощный вентилятор и надежная система защиты от катастрофического перегрева. Все МП Pentium такой системой снабжены: у них имеется датчик, который при превышении температуры 120-130 °С мгновенно выключает МП, спасая его от «сгорания». У МП Pentium 4 есть еще более совершенная система — Thermal Monitor, принудительно замедляющая работу микропроцессора при превышении допустимой температуры Микропроцессоры AMD подобной системы пока не имеют, в связи с этим их рекомендуется использовать на системных платах, оснащенных надежной системой температурного контроля.

 

Микропроцессоры типа RISC

Микропроцессоры типа RISC содержат только набор простых, чаще всего встречающихся в программах команд. При необходимости выполнения более сложных команд в микропроцессоре производится их автоматическая сборка из простых. В этих МП все простые команды имеют одинаковый размер и на выполнение каждой из них тратится один машинный такт (на выполнение даже самой короткой команды из системы CISC обычно тратится четыре такта). Один из первых МП типа RISC - ARM (на его основе был создан ПК IBM PC RT): 32-разрядный МП, имеющий 118 различных команд. Современные 64-разрядные RISC-микропроцессоры выпускаются многими фирмами: Apple (PowerPC), IBM (PPC), DEC (Alpha), HP (PA), Sun (Ultra SPARC) и т. д.

Микропроцессоры PowerPC (Performance Optimized With Enhanced PC) весьма перспективны и уже сейчас широко применяются в машинах-серверах и в ПК типа Macintosh. Микропроцессоры PowerPC имеют тактовую частоту до 800 МГц, а микропроцессоры Alpha — тактовую частоту 1800 МГц. Микропроцессоры типа RISC характеризуются очень высоким быстродействием, но они программно не совместимы с CISC-процессорами: при выполнении программ, разработанных для ПК типа IBM PC, они могут лишь эмулировать (моделировать, имитировать) МП типа CISC на программном уровне, что приводит к резкому уменьшению их эффективной производительности.

 

Микропроцессоры типа VLIW

Это сравнительно новый и весьма перспективный тип МП. Микропроцессоры типа VLIW в 2004 году выпускают фирмы:

□  Transmeta - это микропроцессор Crusoe моделей ТМ3120, ТМ5400, ТМ5600 (технология 0,18 мкм, тактовые частоты до 700 МГц);

□   Intel — модель Mersed (торговая марка Itanium, 800 МГц);

□  Hewlett-Packard (HP) — модель McKinley.

Следует заметить, что  при более глубоком анализе технология EPIC (Explicitly Parallel Instruction Computing — вычисления с явной параллельностью инструкций), которой придерживаются фирмы Intel и HP, незначительно отличается от технологии VLIW, принятой за основу фирмой Transmeta. Но эти отличия несущественны, поэтому микропроцессоры VLIW и EPIC можно отнести к одной группе.

МП Merced — первый процессор, использующий полный набор 64-битовых  инструкций (Intel Architecture-64, IA-64; именно эта технология называется EPIC). Микропроцессор с тактовой частотой 1200 МГц изготавливается по технологическим нормам 0,18 мкм. К VLIW-типу можно отнести и ожидавшийся в 2002 году МП Elbrus 2000 — Е2К, разработанный российской компанией «Эльбрус». И хотя Е2К пока существует в виде компьютерной модели, этот процессор оставил «российский след» в американских проектах — о схожести определенных черт Е2К и процессора Crusoe компании Transmeta, а также архитектуры IA-64 (Intel и HP) много писалось в прессе.

Программисты доступа  к внутренним VLIW-командам не имеют: все программы (даже операционная система) работают поверх специального низкоуровневого  программного обеспечения (Code Morphing), которое  ответственно за трансляцию команд CISC-микропроцессоров в команды VLIW. МП типа VLIW вместо сложной схемной логики, обеспечивающей в современных суперскалярных микропроцессорах параллельное исполнение команд, опираются на программное обеспечение. Упрощение аппаратуры позволило уменьшить габариты МП и потребление энергии (эти МП иногда называют «холодными»).

Архитектура CISC появилась  в 1978 году. Тогда процессоры представляли собой скалярные устройства (то есть могли в каждый момент времени  выполнять только одну команду), при  этом конвейеров практически не было. Процессоры содержали десятки тысяч транзисторов. МП RISC были разработаны в 1986 году, когда технология суперскалярных конвейеров только начала развиваться. Процессоры содержали сотни тысяч транзисторов. В конце 90-х наиболее совершенные процессоры уже содержат миллионы, десятки миллионов транзисторов. Первые МП архитектуры IA-64 содержат десятки миллионов транзисторов. В дальнейших модификациях их число, вероятно, увеличится до сотен миллионов.

Архитектура IA-64 не является ни 64-разрядным расширением архитектуры CISC, ни переработкой архитектуры RISC. IA-64 представляет собой новую архитектуру, использующую длинные слова команд (LIW), предикаты команд (instruction predication), исключение ветвлений (branch elimination), предварительную загрузку данных (speculative loading) и другие ухищрения для того, чтобы обеспечить больший параллелизм выполнения программ. Но тем не менее, IA-64 — это компромисс между CISC и RISC, попытка сделать их совместимыми: существуют два режима декодирования команд — VLIW и старый CISC. Программы автоматически переключаются в необходимый режим исполнения. Для работы

с VLIW операционные системы  должны содержать и 64-разрядную часть  на IA-64, и старую 32-разрядную.

Все новые МП создаются  на основе технологий, обеспечивающих формирование элементов с линейным размером порядка 0,015 мкм и ниже (традиционные МП 80486 и Pentium использовали элементы 0,8 мкм).

Уменьшение размеров элементов обеспечивает возможность:

□   увеличения тактовой частоты МП до сотен мегагерц и выше;

□   уменьшения перегрева  МП, что позволяет использовать пониженное напряжение питания 1-2 В (вместо 5 В).

 

Физическая и функциональная структура микропроцессора

Физическая структура  микропроцессора достаточно сложна. Ядро процессора содержит главный управляющий и исполняющие модули — блоки выполнения операций над целочисленными данными. К локальным управляющим схемам относятся: блок плавающей запятой, модуль предсказания ветвлений, модуль преобразования CISC-инструкций во внутренний RISC-микрокод, регистры микропроцессорной памяти (в МП типа VLIW до 256 регистров), регистры кэшпамяти 1-го уровня (отдельно для данных и инструкций), шинный интерфейс и многое другое.

В состав микропроцессора Pentium обычно входят следующие физические компоненты:

□   Core — ядро МП;

□   Execution Unit — исполняющий модуль;

□   Integer ALU — АЛУ для операций с целыми числами (с фиксированной запятой);

□   Registers — регистры;

□  Floating Point Unit — блок для работы с числами с плавающей запятой;

□   Primary Cache — кэш первого уровня, в том числе кэш данных (Data Cache) и кэш команд (Code Cache);

□  Instruction Decode and Prefetch Unit и Branch Predictor — блоки декодирования инструкций, опережающего их исполнения и предсказания ветвлений;

□  Bus Interface — интерфейсные шины, в том числе 64- и 32-битовая, и выход на системную шину к оперативной памяти.

Функционально МП можно  разделить на две части:

□   операционную часть, содержащую устройство управления (УУ), арифметико-логическое устройство (АЛУ) и микропроцессорную память (МПП) (за исключением нескольких адресных регистров);

□ интерфейсную часть, содержащую адресные регистры МПП; блок регистров команд — регистры памяти для хранения кодов команд, выполняемых в ближайшие такты; схемы управления шиной и портами.

Обе части МП работают параллельно, причем интерфейсная часть  опережает операционную, так что  выборка очередной команды из памяти (ее запись в блок регистров  команд и предварительный анализ) выполняется во время выполнения операционной частью предыдущей команды. Современные микропроцессоры имеют несколько групп регистров в интерфейсной части, работающих с различной степенью опережения, что позволяет выполнять операции в конвейерном режиме. Такая организация МП позволяет существенно повысить его эффективное быстродействие.

 

Устройство управления

Устройство управления (УУ) является функционально наиболее сложным устройством ПК — оно  вырабатывает управляющие сигналы, поступающие по кодовым шинам  инструкций (КШИ) во все блоки машины. Упрощенная функциональная схема У У показана на рис. 8.1.

Кодовая шина данных

 

Рис. 8.1. Укрупненная функциональная схема УУ

 

На рис. 8.1 представлены:

□  регистр команд — запоминающий регистр, в котором хранится код команды: код выполняемой операции (КОП) и адреса операндов, участвующих в операции. Регистр команд расположен в интерфейсной части МП, в блоке регистров команд;

□   дешифратор операций — логический блок, выбирающий в соответствии с поступающим из регистра команд кодом операции (КОП) один из множества имеющихся у него выходов;

□  постоянное запоминающее устройство (ПЗУ) микропрограмм хранит в своих ячейках управляющие сигналы (импульсы), необходимые для выполнения в блоках ПК процедур обработки информации. Импульс по выбранному дешифратором операций в соответствии с кодом операции проводу считывает из ПЗУ микропрограмм необходимую последовательность управляющих сигналов;