Дешифратор, принцип построения, порядок работы

                                          ДЕШИФРАТОРЫ

 Дешифратор – логическая комбинационная схема, которая имеет n информационных входов и 2n выходов. Каждой комбинации логических сигналов на входах будет соответствовать активный уровень на одном из выходов. Обычно n равно 2, 3 или 4. На рис. 1 изображен дешифратор с n = 3, активным уровнем является уровень логического нуля. На входы А, В и С можно подать восемь различных комбинаций сигналов. Схема имеет 8 выходов, на одном из которых формируется низкий потенциал, на остальных – высокий. Номер этого единственного выхода, на котором формируется активный уровень, выражается комбинацией сигналов на входах в двоичном коде. Например, если на входы подана комбинация 011, то из восьми выходов микросхемы на выходе с номером N = 3 установится нулевой уровень сигнала.

Помимо  информационных входов А, В, С дешифраторы обычно имеют дополнительные входы управления G. Сигналы на этих входах, например, разрешают функционирование дешифратора или переводят его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах установится уровень логической единицы. Можно сказать, что существует некоторая функция разрешения, значение которой определяется состояниями управляющих входов.

Разрешающий вход может быть прямым или инверсным. У дешифраторов с прямым разрешающим  входом активным уровнем является уровень  логической единицы, у дешифраторов с инверсным входом – уровень  логического нуля. На рис. 1 представлен  дешифратор с одним инверсным  входом управления.

У дешифраторов с несколькими входами  управления функция разрешения, как  правило, представляет собой логическое произведение всех разрешающих сигналов управления. Обычно входы управления используют для каскадирования (увеличения разрядности) дешифраторов или при  параллельной работе нескольких схем на общие выходные линии.

Использование дешифратора в качестве демультиплексора.

Дешифратор  может быть использован и как  демультиплексор – логический коммутатор, подключающий входной сигнал к одному из выходов. В этом случае функцию информационного входа выполняет один из входов разрешения, а состояние входов А, В и С задает номер выхода, на который передается сигнал со входа разрешения.

В ЭВМ, а также в других устройствах дискретной техники  часто возникает необходимость  в преобразовании n-разрядного двоичного кода в одноразрядный код с основанием Е=2ⁿ или обратного преобразования. Логические устройства, осуществляющие такие преобразования, называются соответственно дешифраторами и шифраторами. Ниже рассмотрим примеры построения шифраторов и дешифраторов на ПЭ (пороговые элементы) и ФН (формальные нейроны).

Сначала рассмотрим схемы  дешифратора. Для преобразования n-разрядного двоичного кода дешифратора обычно строится на 2ⁿ клапанах (элемент И), каждый из которых имеет nвыходов. На входы клапанов подаются наборы двоичных переменных (аргументы), причём прямые значения переменных снимаются с единичных выходов соответствующих триггеров, а инверсные значения – с нулевых выходов. Если ⁿ небольшое число, то схема получается однокаскадной и для построения такого дешифратора, требуются ровно 2ⁿ элементов. Если же n большое, а число входов клапана ограничено, то схема получается многокаскадной (многоступенчатой) и для построения такого дешифратора требуется значительное количество элементов.

Аналогичное положение имеет место  и в случае построения дешифраторов на ПЭ и ФН. Для построения дешифратора  на ПЭ в простейшем случае можно  взять ПЭ, реализующий функцию И, и построить схему, полностью идентичную схеме на клапанах. При этом пользуются как прямые, так и инверсные значения аргументов, так как дешифратор реализует систему функций

 (1-1)

Рис. 1. Синхронный

дешифратор на три дешифратор на три

входа входа

При увеличении разрядности  дешифрируемого двоичного кода, чтобы построить одноступенчатую схему, элемент придётся усложнить.

Так, если  , то в качестве основного элемента дешифратора можно применить ФН, который используется в других устройствах как приёмный элемент. В этом ФН входные элементы ИЛИ можно рассматривать как элементы И при негативной логике. Снимая информацию с инверсного выхода ФН на подобных элементах, можно реализовать функцию (1-1) дешифратора.

На рисунке 1 показана схема  трёхвходового дешифратора на ПЭ. Характерная особенность этого дешифратора в том, что он использует только прямые значения аргументов и работает по синхронному принципу. Если на шину С подан высокий потенциал, то дешифратор открыт и работает надлежащим образом; если же на этой шине имеется низкий потенциал, соответствующий логическому 0, то дешифратор закрыт (блокирован) и на всех его выходах имеются нули. Очевидно, если убрать шину синхроимпульсов и снизить пороги элементов на единицу, то получим асинхронный дешифратор с выходными двухвходовыми элементами.

На рисунке 2 показан другой вариант                         

Рис. 2. Асинхронный

асинхронного двоично-восьмеричного  дешифратора, в котором используются только прямые значения аргументов. Однако недостатком, как этой, так и предыдущей схемы можно считать то, что  в них используются разнотипные  элементы.

  НАЗНАЧЕНИЕ  И  ПРИНЦИП  РАБОТЫ ДЕШИФРАТОРА

 Дешифратор, устройство для расшифровки (декодирования) сообщения и перевода содержащейся в нём информации на язык (в код) воспринимающей системы. Пример дешифратора 2Ч4Дешифраторами называются комбинационные устройства, преобразующие -разрядный двоичный, троичный или k-ичный код в -ичный одноединичный код, где - основание системы счисления. Логический сигнал, появляется на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду. Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции). Двоичный дешифратор работает по следующему принципу: пусть дешифратор имеет входов, на них подано двоичное слово x , «F» при подаче кода, соответствующего десятичным числам от 10 до 15. Форма индицируемых букв показана на рис. 242. Преобразователь по техническим условиям обеспечивает при вытекающем выходном токе 10 мА и напряжении питания 10 В выходное напряжение не менее 9 В. В те моменты, когда на выходах преобразователя нет лог. 1, выходы находятся в высокоимпедансном состоянии. Разрешение на включение индикатора обеспечивается подачей на вход Е лог. 1, при лог. 0 на этом входе происходит гашение индикатора. Для нормальной работы генератора к его выводам следует подключить RC-цепь (резистор между выводами Т и G, конденсатор между выводом Т и общим проводом). Сопротивление резистора может составлять 10 кОм.,.5 МОм, емкость конденсатора 100 пф и более. Частота генерации может быть приближенно определена по формуле: f = k/RC, где к = 700, 400, 350 и 300 для напряжения питания 3, 5, 10 и 15 В соответственно, частота выражена в герцах, сопротивление - в килоомах, емкость - в микрофарадах. Для сопротивления резистора 100 кОм и емкости конденсатора 0,01 мкФ частота составит от 100 до 300 Гц, при такой частоте мелькания индикатора незаметны. Счетчик при подаче на него импульсов от генератора обеспечивает на своих выходах 1, 2, 4 поочередное появление двоичных кодов чисел 0.4, а на выходах дешифратора HL5 - HL1 лог. 0 (рис. 243). Следует иметь в виду, что в те моменты, когда на выходах HL5 - HL1 нет лог. 0, они находятся в высокоимпедансном со-стоянии, так как выполнены с открытым стоком транзисторов с каналом -типа. По техническим условиям в состоянии лог. 0 при напряжении питания 10 В и выходном втекающем токе 80 мА выходное напряжение не превышает 1 В. Нагрузочная способность выходов счетчика 1, 2, 4 составляет 1,3 мА при напряжении питания 10 В и выходном напряжении 1В в состоянии лог. 0, такая же нагрузочная способность и при выходном напряжении 9 В в состоянии лог. 1. Входные импульсы тактовой частоты для работы счетчика могут быть поданы от внешнего генератора на вход Т, в этом случае резистор и конденсатор не нужны, выход G не используется. Схема включения микросхемы для работы на пять семисегментных индикаторов с общим катодом приведена на рис. 244. Мультиплексоры DD2 - DD5 служат для подачи на входы преобразователя микро-схемы DD6 кодов индицируемых цифр с пятиразрядного источника (счетчика, регистра), мультиплексор DD1 с переключателем SA1 определяют положение запятой.