Контрольная работа по дисциплине: «Основы микропроцессорной техники»

 

Благодаря мнимому заземлению удобно комбинировать сигналы без их взаимного влияния друг на друга. Если рассматриваемая схема подключена к выходу другого ОУ, то величина входного импеданса для вас безразлична, так как в любом случае предыдущий каскад будет выполнять свои функции по отношению к последующему.

На рисунке 3.4 представлен повторитель, подобный эммитерному, на основе операционного усилителя. Он представляет собой не что иное, как неинвертирующий усилитель, в котором сопротивление резистора R1 равно бесконечности, а сопротивление резистора R2 - нулю (коэффициент усиления = 1).

Рисунок 3.4 – повторитель.

 

Существуют специальные операционные усилители, предназначенные для  использования только в качестве повторителей, они обладают улучшенными  характеристиками. Усилитель с единичным коэффициентом усиления называют иногда буфером, так как он обладает изолирующими свойствами (большим входным импедансом и малым выходным)[4].

Преобразователь ток-напряжение. Когда необходимо создать схему, обладающую очень малым входным сопротивлением и выходным напряжением, пропорциональным входному току, можно использовать преобразователь ток-напряжение, собранный по схеме инвертирующего усилителя с сопротивлением R1 равным 0. Схема такого преобразователя показана на рисунке 3.5. В этой схеме входной ток i_вх протекает от источника через резистор обратной связи R2. В связи с тем, что неинвертирующий вход заземлен, потенциал инвертирующего входа также должен быть равен нулю. Тогда выходное напряжение должно быть равным:

Из этой формулы видно, что выходное напряжение операционного усилителя действительно  прямо пропорционально его входному току. Преобразователь ток-напряжение особенно удобен для усиления сигналов, снимаемых с высокоомных источников. [5]

Рисунок 3.5 – схема преобразователя  ток-напряжение

 

 

 

4. Цифровые преобразователи в  микропроцессорных устройствах.

Цифро-аналоговый преобразователь (ЦАП) предназначен для преобразования числа, определенного, как правило, в виде двоичного кода, в напряжение или ток, пропорциональные значению цифрового кода. Схемотехника цифро-аналоговых преобразователей весьма разнообразна.

Рисунок 4.1 – классификационная  схема ЦАП.

 

На рисунке 4.1 представлена классификационная схема ЦАП по схемотехническим признакам. Кроме этого, ИМС цифро-аналоговых преобразователей классифицируются по следующим признакам:

- По виду выходного сигнала: с токовым выходом и выходом в виде напряжения.

- По типу цифрового интерфейса: с последовательным вводом и с параллельным вводом входного кода.

- По числу ЦАП на кристалле: одноканальные и многоканальные.

- По быстродействию: умеренного и высокого быстродействия.

ЦАП входит в состав микропроцессорных систем, если не требуется высокое быстродействие, тогда цифро-аналоговое преобразование может быть очень просто осуществлено с помощью широтно-импульсной модуляции (ШИМ). Схема ЦАП с ШИМ приведена на рисунке 4.2.

Рисунок 4.2 - ЦАП с широтно-импульсной модуляцией.

 

 

    Наиболее просто  организуется цифро-аналоговое преобразование  в том случае, если микроконтроллер  имеет встроенную функцию широтно-импульсного преобразования. Выход ШИМ управляет ключом S. В зависимости от заданной разрядности преобразования контроллер с помощью своего таймера/счетчика формирует последовательность импульсов, относительная длительность которых g =t_и/Т определяется соотношением:

где N - разрядность преобразования, а D - преобразуемый код. Фильтр нижних частот сглаживает импульсы, выделяя среднее значение напряжения. В результате выходное напряжение преобразователя:

 

    Рассмотренная  схема обеспечивает почти идеальную  линейность преобразования, не содержит  прецизионных элементов (за исключением  источника опорного напряжения). Основной ее недостаток - низкое  быстродействие.   

 Большинство схем параллельных  ЦАП основано на суммировании  токов (рисунок 4.3), сила каждого из которых пропорциональна весу цифрового двоичного разряда, причем должны суммироваться только токи разрядов, значения которых равны 1.

Рисунок 4.3 – простейшая схема ЦАП  с суммированием весовых токов.

 

 

    При высокой  разрядности ЦАП токозадающие  резисторы должны быть согласованы  с высокой точностью. Наиболее  жесткие требования по точности  предъявляются к резисторам старших  разрядов, поскольку разброс токов  в них не должен превышать  тока младшего разряда. Поэтому  разброс сопротивления в k-м разряде должен быть меньше, чем

DR / R=2^-k.   

 Рассмотренная схема при  всей ее простоте обладает  недостатками:

1) при различных входных кодах  ток, потребляемый от источника  опорного напряжения (ИОН), будет  различным, а это повлияет на  величину выходного напряжения  ИОН. 

2) значения сопротивлений весовых  резисторов могут различаться в тысячи раз, а это делает весьма затруднительной реализацию этих резисторов в полупроводниковых ИМС. Кроме того, сопротивление резисторов старших разрядов в многоразрядных ЦАП может быть соизмеримым с сопротивлением замкнутого ключа, а это приведет к погрешности преобразования.

3) в этой схеме к разомкнутым  ключам прикладывается значительное  напряжение, что усложняет их  построение.

Важную часть цифро-аналогового преобразователя составляет цифровой интерфейс, т.е. схемы, обеспечивающие связь управляющих входов ключей с источниками цифровых сигналов. Структура цифрового интерфейса определяет способ подключения ЦАП к источнику входного кода, например, микропроцессору или микроконтроллеру. Свойства цифрового интерфейса непосредственно влияют и на форму кривой сигнала на выходе ЦАП. Так, неодновременность поступления битов входного слова на управляющие входы ключей преобразователя приводит к появлению узких выбросов, "иголок", в выходном сигнале при смене кода.

При управлении ЦАП от цифровых устройств  с жесткой логикой управляющие  входы ключей ЦАП могут быть непосредственно  подключены к выходам цифровых устройств, поэтому во многих моделях ИМС  ЦАП, особенно ранних, сколь-нибудь существенная цифровая часть отсутствует. Если же ЦАП входит в состав микропроцессорной системы и получает входной код от шины данных, то он должен быть снабжен устройствами, позволяющими принимать входное слово от шины данных, коммутировать в соответствии с этим словом ключи ЦАП и хранить его до получения другого слова. Для управления процессом загрузки входного слова ЦАП должен иметь соответствующие управляющие входы и схему управления. В зависимости от способа загрузки входного слова в ЦАП различают преобразователи с последовательным и параллельным интерфейсами входных данных. 

ЦАП с последовательным интерфейсом  входных данных. Такой преобразователь содержит на кристалле помимо собственно ЦАП дополнительно также последовательный регистр загрузки, параллельный регистр хранения и управляющую логику (рисунок 4.4). Чаще всего используется трехпроводный интерфейс, который обеспечивает управление ЦА-преобразователем от SPI, QSPI, MICROWIRE интерфейсов процессоров. При активном уровне сигнала CS (в данном случае - нулевом) входное слово длины N (равной разрядности ЦАП) загружается по линии DI в регистр сдвига под управлением тактовой последовательности CLK. После окончания загрузки, выставив активный уровень на линию LD, входное слово записывают в регистр хранения, выходы которого непосредственно управляют ключами ЦАП. Для того, чтобы иметь возможность передавать по одной линии данных входные коды в несколько ЦАП, последний разряд регистра сдвига у многих моделей ЦАП с последовательным интерфейсом соединяется с выводом ИМС DO. Этот вывод подключается ко входу DI следующего ЦАП и т.д. Коды входных слов передаются, начиная с кода самого последнего преобразователя в этой цепочке.

Рисунок 4.4 – ЦАП с последовательным интерфейсом

 

 

    ЦАП с параллельным интерфейсом  входных данных.   Чаще используются два варианта. В первом варианте на N входов данных N-разрядного ЦАП подается все входное слово целиком. Интерфейс такого ЦАП включает два регистра хранения и схему управления (рисунок 4.5 а)). Два регистра хранения нужны, если пересылка входного кода в ЦАП и установка выходного аналогового сигнала, соответствующего этому коду, должны быть разделены во времени. Подача на вход асинхронного сброса CLR сигнал низкого уровня приводит к обнулению первого регистра и, соответственно выходного напряжения ЦАП.

Рисунок 4.5 – ЦАП с параллельным интерфейсом

 

Для подключения многоразрядных ЦАП  к восьмиразрядным микропроцессорам и микроконтроллерам используется второй вариант параллельного интерфейса. Он предусматривает наличие двух параллельных загрузочных регистров  для приема младшего байта входного слова МБ и старшего байта - СБ (рисунок 4.6). Пересылка байтов входного слова в загрузочные регистры может происходить в любой последовательности.

Рисунок 4.6 – подключение ЦАП  с параллельным интерфейсом второго  типа к восьмиразрядному микропроцессору.

 

 

 Схемы применения цифро-аналоговых преобразователей относятся не только к области  преобразования код - аналог. Пользуясь  их свойствами можно определять произведения двух или более сигналов, строить  делители функций, аналоговые звенья, управляемые от микроконтроллеров, такие как аттенюаторы, интеграторы. Важной областью применения ЦАП являются также генераторы сигналов, в том  числе сигналов произвольной формы. Ниже рассмотрены некоторые схемы  обработки сигналов, включающие ЦА-преобразователи [6].

 

 

 

5. Структурная схема и основные  параметры микроконтроллера К1816ВЕ51

Контроллер К1816ВЕ51  является функциональным аналогом МК I8051(Intel),  выполненного по Н-МОП технологии (n-MOS).  Существует аналог К1830ВЕ51,  который представляет собой тот же контроллер,  но выполненный по  К-МОП технологии (I80C51), но МК,  выполненные по н-МОП технологии обладают большим быстродействием,  а по к-МОП минимальным электропотреблением. [7]

Рисунок 5.1 – структурная схема  микроконтроллера К1816ВЕ51

 

Структурная схема контроллера  К1816ВЕ51 представлена на рисунке 5.1.

Контроллер представляет собой  большую интегральную микросхему (БИС) с 40  выводами.

Основными функциональными модулями МК К1816ВЕ51 являются:

- арифметико-логический блок (АЛБ), включающий в себя:

а) 8-разрядное АЛУ;

б) регистр-аккумулятор A и дополнительный регистр-аккумулятор B, использующиеся при выполнении операций умножения и деления;

в) битовое АЛУ;

г) битовый аккумулятор, находящийся в разряде C слова состояния процессора PSW, который - в байтовых арифметических операциях фиксирует сигнал переноса;

- внутреннюю память программ  емкостью 4 Кбайт, в которой также  могут храниться константы;

- внутреннюю память данных емкостью 128 байт, используемую для организации  банков регистров общего назначения, стека и хранения пользовательских  данных; часть этой памяти имеет  побитовый доступ;

- 32 двунаправленных интерфейсных  линии, индивидуально настраиваемых  на ввод или вывод информации  и организованных в виде четырех  8-разрядных портов P0-P3;

- два 16-разрядных многорежимных  таймера/счетчика TC0 и TC1, используемых  для организации временных задержек, внешних событий (количества сигналов, поступающих по внешним входам  Т0 и Т1) и тактирования последовательного  порта;

- двунаправленный дуплексный асинхронный  последовательный порт;

- двухуровневую приоритетную маскируемую  систему прерываний от трех  внутренних источников (таймеров/счетчиков  и последовательного порта) и  двух внешних, поступающих по  входам INT0 и INT1;

-   устройство управления (УУ);

- встроенный тактовый генератор (ТГ), тактирование которого проводится внешним генератором с частотой fBQ; частота машинного цикла составляет fBQ / 12, время выполнения команд МК составляет 1-4 периода машинного цикла.

Одной из основных особенностей однокристальных  микроконтроллеров, отличающих их от других типов микропроцессорных БИС, является так называемая "гарвардская архитектура", при которой память программ и память данных физически и логически отделены друг от друга. [8]

Основные характеристики МК К1816ВЕ51:

- шина данных – 8 разрядов;

- шина адресов – 16 разрядов;

- адресное пространство – 216 = 64 кбайта;

- внутреннее ПЗУ – 4 кбайт;

- расширение ПЗУ – до 64 кбайт;

- внутреннее ОЗУ – 128 байт;

- внешнее ОЗУ – до 64 кбайт; 

- количество РОНов – 32 (4 банка  по 8 РОНов);

- команды - 1, 2 и 3 байта;

- тактовая частота fт – 12 МГц;