Микропроцессоры

 

Таблица 5 – Таблица истинности КЛС на микросхемах DD1, DD2 и DD3

Адрес на шине адреса			Адрес на микросхеме DD5
№	А2	А1	А0	А1	А0
1	0	1	0	0	0
2	0	1	1	0	1
3	1	0	0	1	0
4	1	0	1	1	1

 

Дешифратор  адреса, выполненный на микросхеме DD4, обеспечивает доступ к порту вывода в диапазоне адресов 052h÷053h. Ниже представлена таблица истинности для  данного дешифратора:

 

Таблица 6 – Таблица истинности дешифратора на микросхеме DD4

№	А1	А2	А3	А4	А5	А6	А7÷А15
1	0	x	x	x	x	x	x	x	1
2	x	1	x	x	x	x	x	x	1
3	x	x	1	x	x	x	x	x	1
4	x	x	x	0	x	x	x	x	1
5	x	x	x	x	1	x	x	x	1
6	x	x	x	x	x	0	x	x	1
7	x	x	x	x	x	x	1	x	1
8	x	x	x	x	x	x	x	1	1
9	1	0	0	1	0	1	0	0	0

 

Как видно  из таблицы, для обеспечения состояния  логического “0” на выходе дешифратора (выбор микросхемы DD6), необходимо выполнение следующих условий:

- на шине адреса (А0÷А15) должен присутствовать адрес 052h или 053h;

- сигнал должен быть равен “0” (выбор устройства ввода/вывода).

В свою очередь  различие между адресацией по адресу 052h или по адресу 053h отражаются на младшем разряде шины адреса (А0) подключенному ко входу C/D (команды/данные).

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6 Алгоритм функционирования микропроцессорной  системы

Для улучшения  понимания работы микропроцессорной  системы был разработан алгоритм ее функционирования, исполненный в  виде блок-схемы.

Первым  этапом работы МПС является инициализация  портов ввода/вывода (установка МП в исходное состояние, установка на шину адреса FFFF0h, включение ПЗУ и т.д.).

Далее происходит проверка присутствия сигнала на входе RDY, если он присутствует, то происходит анализ сигнала на входе RDY и при условии, что он является высоким, начинается последовательное выполнение тактов команды. Если же уровень сигнала низкий, то происходит проверка, окончена ли программа. Если программа окончена, то работа МПС заканчивается, если же программа не окончена, МПС переходит в режим ожидания. При отсутствии сигнала на входе RDY происходит выдача сигнала ошибки и аварийное завершение работы программы.

После выполнения определенного количества тактов команды происходит проверка присутствия сигнала на входе HLD, если он присутствует, то происходит анализ сигнала на входе HLD и при условии, что он является высоким, начинается операция захвата ПДП (прямого доступа к памяти). После выполнения операции, происходит выход из захвата, с помощью операции Останов и проводится проверка окончания основной команды. Если же уровень сигнала низкий, проверка окончания основной команды происходит сразу. При отсутствии сигнала на входе HLD происходит выдача сигнала ошибки и аварийное завершение работы программы.

Если  команда не окончена, то происходит дальнейшее выполнение тактов команды, иначе проводится проверка наличия сигнала на входе INT, если он присутствует, то происходит анализ сигнала на входе INT и при условии, что он является высоким, начинается выполнение операции прерывания. После выполнения операции прерывания, происходит возврат к проверке наличия сигнала на входе RDY. Если же уровень сигнала низкий, то возврат происходит сразу. При отсутствии сигнала на входе INT происходит выдача сигнала ошибки и аварийное завершение работы программы.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7 Разработка принципиальной схемы  микропроцессорной системы

При разработке принципиальной схемы учитывалось  построение отдельных блоков микропроцессорной системы (микропроцессора, модуля памяти, модуля ввода/вывода), а так же возможность подключения периферийных устройств и питания. Описание работы отдельных устройств представлено в соответствующих пунктах пояснительной записки.

Принципиальная  схема микропроцессорной системы  представлена в приложении Д.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8 Листинг программы

Пример  обращения к портам ввода/вывода:

in al,02h                                                         – ввести байт в al из порта 02h

mov dx,52h                                   – записать номер порта 52h в регистр dx

in al,dx                                                         – ввести байт в al из порта 52h

mov al,49h                                                    – записать байт 49h в регистр al

out dx,al        – вывести байт из al в порт, номер которого содержится в dx

Пример  организации прямого доступа  к памяти:

STACK       SEGMENT STACK

DW    64 DUP (?)

STACK       ENDS

 

DMA   EQU   0                                                                  - адрес порта DMA

CODE  SEGMENT

ASSUME  CS:CODE

DMA_SET PROC      FAR

PUSH  DS                                                                               - адрес возврата

SUB   AX, AX

PUSH  AX

MOV   AL, 46H                       - установка DMA в режим чтения с дискеты

OUT   DMA+11, AL                                                                            в память

OUT   DMA+12, AL

MOV   AX, CS                                                        - текущий адрес сегмента

MOV   CL, 4

ROL   AX, CL                                                                      - умножение на 16

MOV   CH, AL                                         - старшие 4 разряда в регистре CH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

AND   AL, 0F0H                                                 - очистка младших разрядов

ADD   AX, offset BUFFER                               - прибавление адреса буфера

ADC   CH, 0

OUT   DMA+4, AL                                        - вывод младшего байта адреса

MOV   AL, AH

OUT   DMA+4, AL                                         - вывод старшего байта адреса

MOV   AL, CH

OUT   081H, AL                                             - установка регистра страницы

MOV   AX, 511                                                         - счетчик на один сектор

OUT   DMA+5, AL                                                  - младший байт счетчика

MOV   AL, AH

OUT   DMA+5, AL                                                   - старший байт счетчика

MOV   AL, 2                                     - открыть для прямого доступа канал 2

OUT   DMA+10, AL

RET

DMA_SET ENDP

BUFFER  DB  512 DUP (?)                                  - буфер для чтения с диска

CODE  ENDS

END

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЗАКЛЮЧЕНИЕ

Микропроцессорная система может быть описана на различных уровнях абстрактного представления. Структурный уровень создается компонентами микропроцессорной системы: микропроцессорами, запоминающими устройствами, устройствами ввода/вывода, внешними запоминающими устройствами, каналами связи. Микропроцессорная система описывается функциями отдельных устройств и их взаимосвязью, информационными потоками. Программный уровень разделяется на два подуровня: команд процессора и языковой. Микропроцессорная система интерпретируется как последовательность операторов или команд, вызывающих то или иное действие над некоторой структурой данных. Логический уровень присущ исключительно дискретным системам. На этом уровне выделяются два подуровня: переключательных схем и регистровых пересылок. Подуровень переключательных схем образуется вентилями и построенными на их основе операторами обработки данных. Переключательные схемы подразделяются на комбинационные и последовательностные; первые в отличие от последних не содержат запоминающих элементов. Поведение системы на этом уровне описывается алгеброй логики, моделью конечного автомата, входными/выходными последовательностями 1 и 0. Комбинационные схемы представляются таблицей истинности, в которой каждому входному набору значений сигналов ставится в соответствие набор значений сигналов на выходах. Последовательностные схемы могут описываться диаграммами или таблицами входов/выходов, в которых определены взаимно однозначные соответствия между входами схемы, внутренними состояниями (комбинациями значений элементов памяти) и выходами. Подуровень регистровых пересылок характеризуется более высокой степенью абстрагирования и представляет собой описание регистров и передачу данных между ними. Он включает в себя две части: информационную и управляющую. Информационная часть образуется регистрами, операторами и путями передачи данных. Управляющая часть определяет зависящие от времени сигналы, инициирующие пересылку данных между регистрами. Схемный уровень образуется резисторами и конденсаторами. Показателями поведения системы на этом уровне служат напряжение и ток, представляемые в функции времени или частоты. Этот уровень описания дискретной системы широко используется в описаниях аналоговых систем и не является ни наинизшим из возможных, ни достаточным для полной характеристики системы. Микропроцессорные системы по своей сложности, требованиям и функциям могут значительно отличаться надежностными параметрами, объемом программных средств, быть однопроцессорными и многопроцессорными, построенными на одном типе микропроцессорного набора или нескольких, и т. д.

В данном курсовом проекте была разработана  микропроцессорная система, на основе процессора Intel 8086, работающая в минимальном режиме. В ходе выполнения проекта были разработаны: функциональная, структурная и принципиальная схемы МПС, а так же функциональные схемы модулей памяти и ввода\вывода. Ко всем схемам были приведены соответствующие пояснения, объясняющие работу отдельных элементов схемы. Для улучшенного понимания работы микропроцессорной системы был разработан алгоритм ее функционирования, исполненный в виде блок-схемы. Так же были представлены примеры команд, для обращения к портам ввода\вывода.

 

 

 

 

 

 

 

 

 

 

 

СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ

 

 

1. Цифровые устройства и микропроцессоры. Архитектура микропроцессоров Intel: Методические указания/ М.М. Мичурина. – Красноярск; ИПЦ КГТУ, 2004. – 64с.
2. Цифровые устройства и микропроцессоры. Методические указания по курсовому проектированию. Электронная версия/ Красноярск; СФУ, 2008. – 44с.
3. Ввод/вывод. Подключение периферийных устройств к ЭВМ – http://perscom.ru/index.php/2012-01-20-09-29-00/25-podkluchenie-pfu