Автор работы: Пользователь скрыл имя, 04 Марта 2013 в 18:31, реферат
Обычно выделяют три класса компьютеров:
а) большие компьютеры, которые обслуживают значительное число терминалов пользователей и периферийных устройств. Они применяются в больших системах обработки данных, например при бухгалтерских расчетах;
Арифметическое - логическое устройство (АЛУ). В 8-разрядном АЛУ предусмотрена возможность выполнения четырех арифметических операций (сложение с передачей переноса в младший разряд и без учета 'этого переноса, вычитание с передачей заема в младший разряд и без него), четырех видов логических операций (операций конъюнкции, дизъюнкции, неравнозначности, сравнения), а также четырех видов циклического сдвига.
При выполнении арифметических и логических операций одним из операндов служит содержимое аккумулятора, и результат выполненной операции помещается в аккумулятор. Циклический сдвиг выполняется только над содержимым аккумулятора.
Предусмотрена возможность выполнения арифметических операций над десятичными числами. При хранении десятичного числа разряды регистра делятся на две группы по 4 разряда и в каждой группе ), разрядов хранится одна десятичная цифра, представленная в коде 8421. Таким образом, в регистре можно хранить 2-разрядное десятичное число. При выполнении операции суммирования десятичных цифр может потребоваться коррекция результата путем прибавления к нему числа 01102. Такая коррекция результата в каждой 4-разрядной группе результата в микропроцессоре выполняется схемой десятичной коррекции (СДК).
Регистр признаков (РП). Этот 5-разрядный регистр предназначен для хранения определенных признаков, выявляемых в числе, которое представляет собой результат выполнения некоторых операций. Пять триггеров этого регистра имеют следующее назначение:
триггер Тс (триггер переноса) устанавливается в состояние, соответствующее переносу из старшего разряда при выполнении арифметических операций и содержимое выдвигаемого из аккумулятора разряда при выполнении операции сдвига;
триггер Tz (триггер нуля) -устанавливается в состояние лог. 1, если результат операции АЛУ или операции приращения содержимого регистра равен нулю;
триггер Ts (триггер знака) - устанавливается в состояние, соответствующее значению старшего разряда результата операции АЛУ или операции приращения содержимого регистра;
триггер Тр (триггер четности)-устанавливается в состояние лог. 1, если число единиц в разрядах результата четно;
триггер TV (триггер дополнительного переноса) - хранит перенос, возникающий при выполнении операции из 4-го разряда.
Блок управления. Состоит из регистра команд, куда принимается первый байт команды, и управляющего устройства, формирующего управляющие сигналы, под действием которых выполняются микрооперации в отдельных узлах. Управляющее устройство содержит выполненную на программируемой логической матрице управляющую память, в которой хранятся микропрограммы отдельных операций. Однако, как уже указывалось, пользователь не может изменить содержимого управляющей памяти, а значит, и состава команд.
Буферы. Буферы данных и буферы адреса обеспечивают связь центрального процессора с внешними шинами данных и адреса. Особенность буферов состоит в том, что в каждом разряде они используют логические элементы с тремя состояниями. В них, кроме состояний лог. 0 и лог. 1, предусмотрено еще третье состояние, в котором они имеют практически бесконечное выходное сопротивление и оказываются отключенными от соответствующих шин. Использование таких буферов позволяет процессору отключаться от внешних шин (шин данных и адреса), предоставляя их в распоряжение внешних устройств, а также позволяет использовать одну и ту же шину данных как для приема данных (т. е. в качестве входной шины), так и для выдачи данных (т. е. в качестве выходной шины). Такое использование шины данных позволяет сократить число выводов микросхемы.
На рис. 2.2 показан принцип
Данные (обрабатываемая информация и результаты обработки) хранятся в оперативной памяти и в процессоре в виде 8-разрядных двоичных чисел. Таким образом, слово данных имеет следующий формат:
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
(байт данных) |
Для команд используются одно-, двух-, трехбайтовые форматы. Однобайтовый формат команды:
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
(код операции) |
Большинство команд является однобайтовыми. Двухбайтовый формат команды:
B1 |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
(код операции) |
B2 |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
(операнд или номер устройства ввода-вывода) | |
В первом байте двухбайтовой команды указывается вид выполняемо- мой операции, во втором байте приводится число, являющееся операндом при выполнении операции, либо номером устройства ввода или вывода при обмене данными.
Трехбайтовый формат команды:
B1 |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
(код операции) |
B2 |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
(младший байт адреса или | |
B3 |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
(старший байт адреса или старший байт операнда) | |
Байты трехбайтовой команды имеют следующее назначение: в первом указывается вид выполняемой операции, следующие два байта используются для указания двухбайтового адреса команды (при выполнении безусловных, условных переходов, обращении к подпрограммам), или адреса ячейки оперативной памяти, содержимое которого является операндом, или двухбайтового операнда. Во всех случаях байт В а является младшим, байт Вз - старшим.
Для того чтобы могла быть выполнена определенная операция, в команде, кроме вида операции, должно содержаться указание, откуда берутся участвующие в операции числа и куда помещается результат выполненной операции (иначе говоря, указание об источниках и приемнике операндов). Под способами адресации понимают способы, используемые для указания источников и приемников операндов. В микропроцессоре используются следующие способы адресации.
Прямая адресация. При этом способе адресом операнда является указанный в команде (в байте кода операции) адрес регистра микропроцессора. Адреса регистров приведены в следующей таблице.
Регистр |
Адрес регистра, используемый в командах |
Регистр |
Адрес регистра, используемый в командах | |
B C D E |
0 0 0 0 0 1 0 1 0 0 1 1 |
H L M A |
1 0 0 1 0 1 1 1 0 1 1 1 |
Под М понимается ячейка оперативной памяти, адресом которой служит содержимое пары регистров HL.
Покажем некоторые примеры команд с прямой адресацией, взятых из списка команд микропроцессора.
Мнемоника команд |
Кодовая комбинация команд |
Выполняемая операция |
MOV C, D ADD D |
0 1 0 0 1 0 1 0 1 0 0 0 0 0 1 0 |
C ¬ (D) A ¬ (A) + (D) |
Здесь под мнемоникой понимают сокращённое её обозначение, облегчающее запоминание команды.
В кодовой комбинации команды 01 001 010 два старших разряда (01) определяют вид операции (операция пересылки содержимого одного регистра в другой), в последующих двух 3-разрядных группах (001 и 010) приведены адреса регистров С и D. Команда представляет операцию пересылки в регистр С содержимого регистра D.
В команде 10 000 010 пять старших разрядов (10 000) представляют вид выполняемой операции (операция суммирования); в трех младших разрядах (010) указан адрес регистра D, служащего источником операнда. При выполнении операции суммирования источником другого операнда и приемником результата выполненной операции является аккумулятор А.
Непосредственная адресация. При этом способе адресации операнды (один либо два) задаются непосредственно в команде вслед за байтом кода операции во втором либо втором и третьем байтах. Ниже приведены примеры команд с непосредственной адресацией.
1) ADI |
B1 B2 |
11 01 |
000 001 |
110 100 |
A ¬ (A) + <B2> |
2) MVI D |
B1 B2 |
00 01 |
010 001 |
110 110 |
D ¬ <B2> |
3) LXI D |
B1 B2 B3 |
00 01 10 |
010 100 100 |
001 101 101 |
D ¬ <B3>; E ¬ <B2> |
Команда с мнемоникой ADI предусматривает суммирование содержимого аккумулятора с числом, приведенным во втором байте команды (в примере это число равно 4С16).
Команда MVI производит пересылку числа, приведенного во втором байте команды (в примере это число равно 4Е16), в регистр D, адрес которого (010) указан в разрядах D5D4D3 первого байта команды.
Команда LXI производит пересылку чисел, приведенных во втором и третьем байтах (в примере - чисел 6516 и А516), соответственно в младший и старший регистры пары регистров DE. В разрядах D5D4D3 первого байта пара регистров указана адресом (010) одного из регистров этой пары.
Косвенная адресация. При этом способе адресации в команде указывается пара регистров блока РОН (путем указания адреса одного из регистров этой пары), содержимое которой служит адресом, по которому в оперативной памяти находится операнд. Примеры команд с косвенной адресацией:
1) LDAX |
B |
00 |
001 |
010 |
A ¬ [(BC)] |
2) STAX |
B |
00 |
000 |
010 |
[(BC)] ¬ (A) |
Здесь запись [(BC)] означает ячейку памяти, адресом которой служит содержимое пары регистров ВС.
По команде LDAX В аккумулятор загружается содержимым ячейки оперативной памяти, адресом которой служит содержимое пары регистров ВС (для указания именно этой пары регистров в разрядах D5D4D3 команды приведен адрес 001 регистра С).
По команде STAX В содержимое аккумулятора запоминается в ячейке, адресом которой служит содержимое пары регистров ВС (для указания пары регистров в разрядах D5D4D3 команды приведен адрес 000 регистра В).
На рис. 2.3 показана структурная схема микропроцессорного устройства на МПК серии КР580. Генератор тактовых импульсов (ГТИ) формирует две импульсные последовательности Ф1 и Ф2, необходимые для тактирования работы микропроцессора (рис. 2.4). Импульсы двух последовательностей не должны перекрываться во времени, должны иметь амплитуду 12 В. ПЗУ может быть использовано для хранения программы, ОЗУ - для хранения данных.
Общий принцип функционирования микропроцессорного устройства заключается в следующем. Из микропроцессора на шину адреса выдается адрес очередной команды. Считанная по этому адресу из памяти (например, из ПЗУ) команда поступает на шину данных и принимается в микропроцессор, где она исполняется. В счетчике команд микропроцессора формируется адрес следующей команды. После окончания исполнения данной команды на шину адреса поступает адрес следующей команды и т. д. В процессе исполнения команды могут потребоваться дополнительные обращения к памяти для вызова в микропроцессор дополнительных байтов команды (в случае двух-, трехбайтовых команд), операндов или записи в память числа, выдаваемого из микропроцессора.