Автор работы: Пользователь скрыл имя, 04 Марта 2013 в 18:31, реферат
Обычно выделяют три класса компьютеров:
а) большие компьютеры, которые обслуживают значительное число терминалов пользователей и периферийных устройств. Они применяются в больших системах обработки данных, например при бухгалтерских расчетах;
Так как токи, потребляемые нагрузкой микропроцессора, обычно превышают указанные выше допустимые значения, в шины адреса и данных включаются буферы. Для построения таких буферов в МПК серии KP5880 предусмотрены шинные формирователи KP580BA86 и KP580BA87.
Шинные формирователи КР580ВА86 и КР580ВА87. На рис. 2.12 показана логическая схема формирователя КР580ВА86, осуществляющего передачу 8-разрядных данных. На рисунке подробно изображена схема лишь одного разряда, схемы остальных разрядов аналогичны. В цепи передачи включены два повторителя, имеющие три состояния. При этом если один из повторителей находится в включенном состоянии, другой будет находиться в выключенном (третьем) состоянии. Таким образом, если повторитель 1 установлен в включенное состояние, то повторитель 2 оказывается в выключенном состоянии и передача (в разряде, схема которого на рисунке представлена в развернутом виде) будет осуществляться через повторитель 1 в направлении от вывода 1 к выводу 19 (от А0 к В0). Если переключить повторители в обратное состояние, установив во включенное состояние повторитель 2, повторитель 1 окажется в выключенном состоянии и передала будет происходить через повторитель 2 в направлении от вывода 19 к выводу 1 (от В0 к А0), т. е. в обратном направлении.
Управление состоянием повторителей осуществляется элементами ИЛИ-НЕ 1 и 2 с помощью управляющих сигналов и Т. Если на входе установлен высокий уровень лог. 1, то независимо от значения сигнала Т на выходах элементов ИЛИ-НЕ устанавливается низкий уровень лог. 0 и во всех разрядах оба повторителя оказываются установленными в выключенное состояние, и не происходит передачи информации ни в прямом, ни в обратном направлениях. При комбинации сигналов =0 и T= 1 на выходе элемента ИЛИ-НЕ 1 образуется высокий уровень лог. 1 и повторители 1 во всех разрядах оказываются во включенном состоянии; на выходе элемента ИЛИ-НЕ 2 - низкий уровень лог. 0, устанавливающий повторители 2 в выключенное состояние. Происходит передача 8-разрядных данных в направлении от А к В. При комбинации сигналов =О и Т=О, наоборот, на выходе элемента ИЛИ-НЕ 2 устанавливается напряжение уровня лог, 1 открываются повторители, на выходе элемента ИЛИ-НЕ 1 устанавливается напряжение уровня лог. 0 и повторители 1 оказываются в выключенном состоянии. Происходит передача 8-разрядных данных от стороны В к стороне А. Таким образом, шинный формирователь обеспечивает управляемую двунаправленную передачу 8-разрядных данных в соответствии с табл. 2.5.
Таблица 2.5
Значения управляющих сигналов |
Направление передачи информации | |
Т | ||
0 0 1 |
0 1 X |
От стороны В к стороне А От стороны А к стороне В Передача отсутствует |
Выходы В (при передаче в направлении от А к В) имеют большую нагрузочную способность, чем выходы А (когда происходит передача в направлении от В к А). К выходам В допускается включение нагрузки, потребляющей ток I0вых = 32 мА, I1вых = - 5 мА. Для выходов А эти токи I0вых = 10 мА, I1вых = - 1 мА. Очевидно, шинный формирователь должен включаться стороной А к выводам микропроцессора, стороной В - к системным шинам адреса и данных.
На рис. 2.13 приведена схема шинного формирователя КР580ВА87. Её отличие от КР580ВА86 состоит лишь в том, что включенные в разряды повторители имеют инвертирующие выходы и при передаче происходит инвертирование передаваемых данных. В остальном работа этой микросхемы аналогична работе рассмотренной выше микросхемы КР580ВА86.
Буфер шины адреса. Шина адреса имеет 16 разрядов, и так как шинный формирователь содержит 8-разрядный канал, для построения буфера потребуются 2 микросхемы. Их включение показано на рис.2.14.
Шина адреса однонаправленная, в качестве входного канала в шинных формирователях выбран канал А, в качестве выходного - канал В. Передача информации от А к В в шинном формирователе обеспечивается при напряжении уровня лог. 1 на входе Т, поэтому выводы Т микросхем шинных формирователей подключены к источнику питающего напряжения + 5 В. К выводам микросхем подается формируемый микропроцессором сигнал Подтверждение захвата. Передача адреса с выхода микропроцессора через шинный формирователь происходит при низком уровне сигнала Подтверждение захвата. В режиме захвата микропроцессор выдает сигнал Подтверждение захвата высокого уровня, этим сигналом выходы шинных формирователей переводятся в высокоомное (выключенное) состояние, микропроцессор оказывается отключенным от шины адреса. Элемент 1/4 К155ЛИ1 (один из четырех двухвходовых элементов И в микросхеме) используется для увеличения нагрузочной способности выхода Подтверждение захвата
Если в микропроцессорном устройстве не предусматривается режим захвата, то вместо шинных формирователей можно использовать инверторы К155ЛН1, К155ЛНЗ или К155ЛН5 в зависимости от нагрузки на адресную шину.
Буфер шины данных. Шина данных имеет 8 разрядов с двунаправленной передачей информации. Для построения буфера достаточно одной микросхемы шинного формирователя, включенной по схеме с управляемой двунаправленной передачей информации. Схема включения шинного формирователя показана на рис. 2.15. Управление направлением передачи осуществляется с помощью сигнала Прием, формируемого микропроцессором. При высоком уровне сигнала Приём обеспечивается передача от шины данных к микропроцессору, при низком уровне - в обратном направлении.
Далее будет показано построение буфера шины данных с использованием микросхемы КР580ВК28, который наряду с функциями буфера способен выполнять ряд других функций (функции фиксатора состояния, формирователя системных управляющих сигналов). Шинный формирователь может выполнять функции буфера между шиной данных и устройствами ввода-вывода.
Шины данных и адреса в микропроцессорном устройстве являются общими для многих узлов, которые, будучи подключены к ним, могут принимать с шин либо выдавать в эти шины информацию. При таком обобществлении шин возникает необходимость в согласовании работы узлов: при выдаче информации с шин обеспечение ее поступления в соответствующие узлы, при приеме информации в шины ее поступление с определенного узла. Эти действия требуют выработки управляющих сигналов, формирование которых рассматривается ниже.
Сопряжение ОЗУ с шиной данных. Рассмотрим, какие управляющие сигналы требуются для сопряжения ОЗУ с шиной данных. Микросхемы ОЗУ могут иметь раздельные входы и выходы данных либо общие выводы данных. В последнем случае в режиме записи на общие выводы данных принимаются записываемые данные, а в режиме чтения на эти выводы выдаются считанные из ОЗУ данные.
Рассмотрим сопряжение с шиной данных микросхем с раздельными входами и выходами данных. Если выходы в самой микросхеме ОЗУ не снабжены элементами с тремя состояниями, то между этими выходами и шиной данных необходимо включить буферы с тремя состояниями, как показано на рис. 2.16.
В режиме хранения или записи буфер устанавливается в выключенное состояние. В шину данных информация может поступать из микропроцессора либо из устройств ввода. В режиме чтения буфер устанавливается в открытое состояние и считанная из ОЗУ информация поступает в шину данных. Режим микросхем ОЗУ устанавливается сигналами, подаваемыми на управляющие входы и (Разрешение записи: при = 0 - запись, при = 1 - чтение). Для формирования сигналов , необходимых для управления микросхемами ОЗУ и буфером, может быть использована схема, приведенная на рис. 2.17.
Принимаемая с адресной шины информация дешифрируется. Если происходит обращение к ОЗУ, то старшие разряды адреса определяют микросхемы ОЗУ, в ячейки которых производится обращение; младшие разряды в результате дешифрации в самих микросхемах определяют выбираемые в них ячейки. Дешифратор DC выдает низкий уровень лог. 0 на выходе, соответствующем выбираемым микросхемам. На выходе ОЗУ сигнал будет иметь активный уровень лог. 0, если уровень лог. 0 возникает на соответствующем выходе DC. Если при этом подается сигнал чтения из памяти уровня лог. 0, то ШФ = 0 и одновременно в выбранных микросхемах ОЗУ производится чтение, а буфер ШФ устанавливается в открытое состояние. В режиме записи подается сигнал разрешения записи в память = 0, при этом сигнал чтения = 1, следовательно, ШФ = 1 и буфер оказывается в выключенном состоянии.
Если память строится с использованием микросхем ОЗУ, выходы которых имеют три состояния, то надобность в буфере отпадает. Входы и выходы данных в таких микросхемах могут быть объединены и подключены непосредственно к шине данных. В ряде микросхем ОЗУ такое объединение входов и выходов предусмотрено в самих микросхемах. В них предусматриваются общие выводы данных, которые при записи используются как входы, при чтении - как выходы данных. Формирование сигналов управления такими микросхемами ОЗУ может выполняться схемой, приведенной на рис. 2.18.
Из изложенного видно, что для управления микросхемами ОЗУ требуются сигналы и . Для управления устройствами ввода и вывода требуются соответствующие сигналы: (Ввод) и (Вывод). Эти сигналы являются управляющими сигналами микропроцессорных устройств.
Схема формирования управляющих сигналов. На рис. 2.19 приведена схема, формирующая управляющие сигналы в микропроцессорном устройстве. В начале каждого цикла работы микропроцессор выдает одновременно сигнал Синхронизация на соответствующий выход и информацию о состоянии на шину данных. Информация о состоянии микропроцессора предназначена для формирования управляющих сигналов. Так как она выдается в течение коротких интервалов времени, а для формирования управляющих сигналов она необходима в течение длительности всего цикла, то информация о состоянии в каждом цикле стробом с шины данных принимается для хранения в регистр, называемый фиксатором состояния. Таким образом, содержимое фиксатора состояния в каждом цикле работы микропроцессора обновляется.
Отдельные разряды байта состояния дают информацию, указанную в табл. 2.3.
С помощью получаемой на выходе фиксатора состояния информации о состоянии микропроцессора и управляющих сигналов Прием и Запись, выдаваемых микропроцессором, формируются управляющие сигналы:
Системный контроллер КР580ВК28 (КР580ВК38).Показанная на рис. 2.19 схема формирования системных управляющих сигналов в основном предназначена для иллюстрации способа управления внешними устройствами, осуществляемого микропроцессором. При практическом выполнении микропроцессорного устройства необязательно использование этой схемы. Те же функции обеспечивает микросхема системного контроллера КР580ВК28 (КР580ВК38).
На рис. 2.20 показана структурная схема микросхемы системного контроллера. В микросхеме предусмотрен двунаправленный шинный формирователь, выполняющий функции двунаправленного буфера, включаемого между выводами шины данных (ШД) микропроцессора и ШД системы. Выдаваемая из микропроцессора в начале цикла информация о состоянии микропроцессора поступает на вход регистра состояния и при поступлении сигнала фиксируется в регистре, где она хранится до наступления следующего цикла (до момента поступления очередного сигнала ). Контрольно - декодирующая матрица использует содержимое регистра состояния и управляющие сигналы с выхода микропроцессора Приём, , Подтверждение захвата, формируя на выходах контроллера системные управляющие сигналы , , , , .
Способы обмена данными
между микропроцессорным
Большая скорость обмена данными между ОП и ПУ может быть обеспечена в режиме прямого доступа к памяти. В этом режиме микропроцессор отключается от шин адреса и данных (переходя в режим Захвата) и не принимает участия в процессе обмена. Обмен между ОП и ПУ осуществляется непосредственно.
Рассмотрим подробнее принципы программно-управляемой передачи данных.
Синхронная передача. Синхронная передача предполагает, что при каждом выполнении встречающихся в программе команд обмена Ввод и Вывод ПУ готово к выдаче на шину данных запрашиваемого микропроцессором байта или готово к приему с шины данных байта, выданного на эту шину микропроцессором. На рис. 2.21 показана схема, иллюстрирующая данный способ обмена. Здесь сопряжение с ПУ обеспечивают буферные регистры 1 и 2 (регистр 1 обеспечивает связь МПУ с устройством вывода, регистр 2 — с устройством ввода). Дешифратор DC, получая с шины адреса номер ПУ, обеспечивает уровень лог. 1 на входе ВК регистра 1; далее с приходом из шины управления сигнала вывода регистр устанавливается в состояние, в котором поступающий с шины данных байт принимается в регистр; содержимое регистра постоянно передается к ПУ. Если дешифратор выбирает регистр 2, то при поступлении сигнала ввода — выход регистра выводится из третьего (выключенного) состояния и его содержимое передается на шину данных; прием информации в регистр осуществляется от устройства ввода при подаче Строба приема на сход С.