Принципы действия микрокомпьютеров

 

Адресация устройств ввода-вывода (УВВ) осуществляется с использованием разрядов адреса А₁₅...А₀; УВВ, обмениваясь с микропроцессорным устройством 8-разрядными данными, этот обмен могут осуществлять, подключаясь либо к группе разрядов D₁₅…D₈ или к группе разрядов D₇...D₀ шины данных. В первом случае устройству присваивается нечетный адрес (А₀=1), во втором - четный адрес (А₀=0). Если УВВ обменивается 16-разрядными данными, то оно использует все 16 разрядов D₁₅...D₀ шины данных и имеет четный адрес.

В микропроцессоре серии KP1810 предусмотрены различные способы прерывания, показанные на рис. 4.7.

NMI и INTR - внешние сигналы, под действием которых в микропроцессоре происходят процессы прерываний. Обычно сигнал INTR формируется контроллером прерываний, который принимает сигналы запроса прерывания от многих источников. При установке в регистре признаков IF=0 прерывания под действием сигнала INTR предотвращаются.

Прерывания могут быть внутренними  программными, возникающими при выполнении определенных команд:

команда INTO производит прерывание, если предыдущая арифметическая операция вызвала переполнение (в регистре признаков DF=1),

ошибочный результат команд деления  вызывает прерывание, команда INTn (п = 0...255) вызывает прерывание, если в регистре признаков TF=1, то происходит прерывание после выполнения каждой команды (это используется при отладке программ).

Каждое прерывание имеет численное  значение, определяющее адрес, с которого начинается выполнение программы после прерывания. Этот адрес представляется 8-разрядным числом (0...255), которое микропроцессор получает либо явно из команды (INTn), либо из контроллера прерываний, либо неявно.

 

 

32 – битные микропроцессоры

 

После хорошо зарекомендовавших себя 16-битных микропроцессоров в Начале 80-х годов стал неизбежным переход к 32-бнтным устройствам, которые обладают следующими преимуществами:

позволяют обрабатывать З2-битные данные с большим диапазоном целых чисел;

обладают б6льшим диапазоном адресации памяти, обычно 4 Гбайт (2³²);

имеют более высокую скорость работы с частотой синхронизации 16 МГц и выше:

характеризуются наличием дополнительных команд и режимов адресации с обеспечением совместимости вверх с их предшественниками;

имеют внутренние средства управления памятью и внутреннюю кэш-память для команд, в которой хранятся наиболее часто используемые команды и данные;

обеспечивают увеличение производительности в 2-3 раза на стандартных бенчмарк - программах.

Фирмы-производители 32-битных микропроцессоров утверждают, что по вычислительной мощности эти приборы соперничают с традиционными миникомпьютерами, например машинами VAX фирмы DEC. Хотя это утверждение не является бесспорным (в части быстродействия по командам, с учетом быстродействия сопроцессора поддержки сложной операционной системы), все же З2-битные Микрокомпьютеры широко применяются в инженерных рабочих Станциях, в области распознавания речи, в роботах, для автоматизации учрежденческой деятельности и в больших многопользовательских мультипроцессорных системах.

Наибольшее распространение получили микропроцессоры 80386 фирмы Intel, MC68020 фирмы Motorola, Z80000 фирмы Zilog и транспьютер Т424 фирмы Inmos. Если первые три процессора представляют собой естественную эволюцию, своих 16-битных предшественников и имеют обычную архитектуру, то в транспьютере реализован совершенно новый подход к архитектуре машины. По существу, он является RISC-процессором (компьютер с сокращенной системой команд) в отличие от CISC-процессорна (компьютер со сложной системой команд).

Транспьютер спроектирован для  работы в мультипроцессорной конфигурации, т. е. несколько транспьютеров параллельно выполняют одну программную задачу. Разработка RISC-процессора является попыткой отойти от эволюционного развития ЦП с постепенным усложнением системы команд. Несколько исследовательских организаций и университетов попытались разработать ЦП с намного меньшим числом команд, что обеспечивает значительное повышение его производительности.

Важнейшие особенности «чистого» RISC-процессора заключаются в однотактной работе (многократные обращения к памяти не предусматриваются) и аппаратном управлении (выполнение команд опирается на быстродействующие схемы, а не на микрокод в отличие от обычных микропроцессоров, в которых применяется медленное управление через табличный микрокод, определяющий операции ЦП в каждой команде). Промышленный выпуск 32-битных RISC- процессоров пока освоили только фирмы Inmos (транспьютер) и Acorn (ARM - Acorn RISC Machine). Не исключено, что в архитектурах будущих компьютеров будет преобладать данный, подход для обеспечения их более высокой производительности.

В 32-битных процессорах 80386, MC68020 и  Z80000 используются кэш-память для команд и управление памятью, о которых необходимо сказать несколько слов. Очень быстрая кэш-память либо встроена в сам ЦП, либо помещается между ЦП и основной памятью. Большая основная память всегда реализуется на микросхемах динамических ЗУПВ, которые хотя и дешевле, но менее быстродействующие по сравнению со статическими ЗУПВ. Если наиболее часто адресуемые команды и данные хранить в быстродействующей кэш-памяти на микросхемах статических ЗУПВ, то можно ускорить выполнение программы.

В большинстве программ наблюдается  тенденция обращений к одним и тем же адресам кэш-памяти. В кэш-памяти хранится содержимое этих адресов вместе с самими адресами. Когда при выполнении программы потребуется содержимое одного из этих адресов, например считывается команда программою, кэш-память производит очень быстрое сравнение, определяя, не соответствует ли тэг (признак) запрошенного ЦЛ адреса одному из хранимых в кэш-памяти элементов. В случае успеха (попадания) команду можно считать из кэш-памяти, не обращаясь к медленной основной памяти. Чтобы оправдать применение кэш-памяти, коэффициент попадания должен быть достаточно высоким (обычно более 80%). Типичный размер кэш-памяти составляет 4 Кбайт. Очевидно, чем больше кэш-память, тем выше коэффициент попаданий.

Управление памятью, введенное  в 32-битные процессоры, предназначается  для максимально эффективного распределения областей памяти между различными программами (и их данными), а также для обеспечения зашиты программ. Это устройство может быть встроено в ЦП или быть выполнено в виде отдельной микросхемы. Устройство управления памятью MMU преобразует формируемый ЦП логический адрес памяти в физический адрес, который и подаётся в память. Следовательно, операционная система передает управление от одной программы к другой, причем обе программы разделяют один и тот же диапазон логических адресов, но в физической памяти они расположены отдельно. Кроме того, MMU обеспечивает защиту программ или данных, например, допуская только считывание и назначая уровни привилегий.

Все 32-битные микропроцессоры могут  работать с сопроцессорами, среди которых наиболее распространен арифметический процессор плавающей точкой. Все арифметические сопроцессоры удовлетворяют стандарту IEEE Р754 с 80-битной расширенной точностью.

Микропроцессоры производятся по nМОП- или К моп-технологиям и содержат от 200 до 300 тыс. транзисторов. Из-за увеличения числа внешних соединений пришлось отказаться от корпуса типа DIP и перейти к корпусу с четырехсторонним расположением выводов.

 

МИКРОПРОЦЕССОР 80386

 

Микропроцессор 80386 (или, короче, 386) фирмы Intel продолжает эволюцию 16-битных процессоров 8086/8088. В нем сохранена программная совместимость с ЦП 8086, 8088 и 80286, что позволяет использовать имеющиеся для них программы. В ЦП 80386 имеется внутреннее устройство управления памятью, но внутренняя кэш-память команд/данных отсутствует, поэтому требуется внешняя память тэгов. Архитектура ЦП 80386 напоминает архитектуру моделей 8086/8088, а сто внутренние регистры показаны на рис. 5.1. В состав ЦП входят восемь 32-битных регистра общего назначения, которые можно использовать для производства вычислений и формирования адресов памяти. Шесть сегментных регистров предназначаются для размещения программ, данных и стеков в различных сегментах памяти.

Микропроцессор оперирует данными  следующих типов: двоичными целыми числами (длинной 8, 16 или 32 бита в дополнительном коде), порядковыми числами (беззнаковыми целыми длиной 8 16 или 32 бита), двоично-десятичными числами, цепочками, битами и числам с плавающей точкой (при подключении сопроцессора с плавающей точкой).За счет этого обеспечивается значительное увеличение диапазонов целых чисел по сравнению с 8-и и 16-битными приборами (табл.5.1).

Микропроцессор 386 может выполнять, например, операции сдвига над 64-битными операндами. В нем предусматривается широкий набор режимов адресации, включая и режимы адресации ЦП 8086/8088, причем в одной команде допускается объединять несколько режимов. В общем виде адрес в команде вычисляется следующим образом:

(Базовый регистр) + (Индексный регистр) ´ (Масштаб) + (Смещение),

 где базовым регистром может быть любой регистр, индексным регистром – любой регистр, кроме ESP; масштаб равен 1, 2, 4 или 8, а смещение представлено в дополнительном коде.

При установке соответствующего бита в регистре флажков ЦП эмулирует использование сегментных регистров микропроцессоров 8086. Однако внутренние средства управления памятью ЦП 80386 обеспечивают более гибкую поддержку операционной системы с помощью преобразования адресов и защиты. Микропроцессор 80386 преобразует сформированный программой адрес в выходной физический адрес с помощью нескольких внутренних таблиц.

 

31	16	15		0
					EAX
					EBX
					ECX
					EDX	Рабочие регистры
					ESI
					EDI
					EBP
					ESP
CS
SS
DS			Сегментные регистры
ES
FS
GS
IP					Указатель команды
					Флажки

 

Рис. 5.1. Регистры микропроцессора 80386

 

Сначала через базовый регистр выбирается элемент в таблице дескрипторов сегментов и формируется линейный адрес, а затем через другой базовый регистр выбивайся элемент из таблицы каталога страниц и линейный адрес преобразуется в физический адрес. Хранящаяся в таблицах информация обеспечивает также защиту, например только считывание. Для ускорения страничного преобразования в систему введен внутренний буфер преобразования, содержащий 32 последних преобразования линейного адреса в физический адрес. К ЦП 80386 можно подключать сопроцессоры с плавающей точкой 80287и80387. Фирма Intel разработала также усовершенствованный контроллер DМА 82258 для передачи данных между сановной памятью и периферийными устройствами, например, накопителем на гибком диске и сопроцессором локальной сета 82586. Таким образом, типичная система на базе ЦП 80386 состоит из следующих компонентов: ЦП 80386; арифметического сопроцессора с плавающей точкой 80287 или 80387, кэш-памяти (например, статического ЗУПВ 16 Кбайт), основной памяти (например, динамического ЗУПВ 4 Мбайт), контроллера DМА 82258, контроллера накопителя на гибком диске 8278, контроллера жесткого диска 82062, графического сопроцессора 82786, контроллера прерываний 8259А, контроллера последовательной связи 82530, контроллера локальной сети 82586.

Соединения в многоплатных системах соответствует стандарту Multibus фирмы Intel.

Язык Ассемблера

 

Программа на языке Ассемблера представляется в виде последовательности предложений, каждое из которых занимает отдельную строку. В табл. 3.14 показана запись на языке Ассемблера той же программы, которая на языке кодовых комбинаций приведена в табл. 3.9.

Каждое предложение языка Ассемблера содержит четыре фиксированных поля: поле метки, поле кода, поле операнда и поле комментария.

Поле метки. Если предложение снабжается именем, то оно записывается в поле метки и после имени ставится двоеточие. Имя строится в виде произвольно выбранной последовательности заглавных букв латинского алфавита и цифр, причем первым символом в имени должна быть буква. В приведенной в табл. 3.14 программе использованы имена М1 и М2. Обычно именами снабжаются предложения, на которые производится условный либо безусловный переход. Одно и то же имя не может встречаться в поле метки более одного раза. В противном случае возникает неясность, к какому предложению должен производиться переход по соответствующим командам условного и безусловного перехода.

Поле кода. В этом поле записывается мнемоническое обозначение кода операции, приводимое в системе команд микропроцессора.