Организация памяти сигнальных процессоров TMS320C54xx

К особенностям процессоров  серии TMS320C54хх можно отнести сле-дующие:

• программная совместимость с цифровыми сигнальными процессо-рами серии TMS320C10, TMS320С2х, и TMS320C20хх;
• уменьшенная длительность машинного цикла;
• увеличенный объем пространства памяти, так что полное адресное пространство составляет 192 Кбайт шестнадцатиразрядных слов;
• одиннадцать теневых регистров для сохранения предыдущих значе-ний основных регистров при выполнении операций прерывания и выполне-ния подпрограмм;
• введение возможности многократного повторения блока команд;
• введение новых команд, выполняющих общие для цифровой обра-ботки сигналов операции, такие, например, как обработка звена симметрич-ного КИХ-фильтра.

 

3 Организация памяти TMS320C54xx

На рисунке 3 представлена обобщенная структурная схема цифровых сигнальных процессоров серии TMS320C54хх. В их составе имеется: арифметико-логическое устройство (CALU), параллельный логический модуль (PLU) и вспомогательное арифметическое устройство для работы с регистрами (ARAU).

Арифметико-логическое устройство предназначено для выполнения арифметических операций над целыми числами. Оно содержит 16-разрядный параллельный перемножитель, 32-разрядное арифметико-логическое устройство (ALU), 32-разрядный регистр-аккумулятор (ACC), 32-разрядный сумматор (ACCB), дополнительные регистры сдвига результатов суммирования и перемножения.

Четыре внутренние шины и два генератора адреса позволяют  параллельно выполнять операции с несколькими операндами и снижают  время доступа к памяти.

Сорокаразрядный сумматор и два сорокаразрядных регистра-аккумулятора позволяют производить параллельную обработку команд в одном цикле. Второй дополнительный сорокаразрядный регистр-аккумулятор на выходе перемножителя позволяет выполнять операции, например, два суммирования и перемножения параллельно, которые не входят в конвейерные процедуры.

Рисунок 3 - Обобщенная структурная схема цифровых сигнальных процессоров серии TMS320C54xx

Перемножитель позволяет  выполнять 16-разрядное перемножение чисел как со знаком, так и чисел  без знака с округлением и  контролем переполнения в одном командном цикле.

Параллельный логический модуль (PLU) работает параллельно с арифметико-логическим устройством. Он выполняет логические операции или операции манипуляции с отдельными битами. Параллельный логический модуль может устанавливать, очищать, проверять или изменять биты в регистре состояния, управляющих регистрах или в любой ячейке памяти данных.

Вспомогательные регистры (AR0-AR7) связаны с вспомогательным арифметическим устройством для работы с регистрами (ARAU), которое может автоматически индексировать текущий вспомогательный регистр. Это позволяет изменить адрес ячейки памяти данных после выполнения команды. В результате для изменения адреса операнда не требуется использовать арифметико-логическое устройство (CALU).

Вспомогательный регистр AR0, в котором содержатся восемь младших битов кода команды, соединен с одним из входов вспомогательного арифметического устройства для работы с регистрами. На другой вход вспомогательного арифметического устройства подается адрес, указываемый текущим вспомогательным регистром AR1- AR7.

Вспомогательное арифметическое устройство для работы с регистрами выполняет следующие операции.

Сложение содержимого  текущего вспомогательного регистра с  по-стоянной величиной, содержащейся в  регистре AR0:

AR (ARP) + AR0 → AR (ARP).

Вычитание из содержимого  текущего вспомогательного регистра постоянной величины, содержащейся в регистре AR0:

AR (ARP) - AR0 → AR (ARP).

Добавление единицы  к содержимому вспомогательного регистра: AR

(ARP) + 1 → AR (ARP).

Вычитание единицы из содержимого вспомогательного регистра: AR (ARP) - 1 → AR (ARP).

Сложение содержимого  текущего индексного регистра с 8-битной постоянной величины, находящейся в  коде команды:

AR (ARP) + IR (7-0) → AR (ARP).

Вычитание из содержимого текущего индексного регистра 8-битной постоянной величины, находящейся в коде команды:

AR (ARP) – IR (7-0) → AR (ARP).

В цифровых сигнальных процессорах  серии TMS320C54xx имеются следующие периферийные устройства: таймеры, параллельные порты  ввода - вывода, интерфейс хостпроцессора (HPI) для организации связи с центральным процессором в многопроцессорной системе, последовательный порт, последовательный порт с буферизацией, многоканальный последовательный порт с временным разделением каналов, устройство тестирования и диагностики.

Процессоры этой серии  выполняют от 40 до 200 миллионов команд в секунду. Они применяются в  устройствах обработки голоса и  данных в сотовых телефонах, пейджерах, в системах передачи голоса в IР-телефонии и персональных информационных системах. Цифровые сигнальные процессоры серии TMS320C54xx содержат как процессоры со сверхнизким потреблением тока и напряжением питания 1.2В, так и высокопроизводительные процессоры с тактовой частотой работы до 160МГц.

 

3.1 Программное пространство  TMS320C54xx

Память DSP C54x организована в три индивидуально выбираемых области: программа, данные, и ввод-вывод. В пределах любых из этих областей RAM, ROM, EPROM, EEPROM, или периферийные устройства с отображенной памятью могут находиться или на микросхеме или вне кристалла.

Пространство памяти программы содержит инструкции выполнения, так же как таблицы, используемые в выполнении. Пространство памяти данных хранит данные, используемые инструкциями. Интерфейсы пространства памяти ввода-вывода к внешним периферийным устройствам с отображенной памятью могут также служить дополнительным пространством хранения данных.

В зависимости от версии DSP несколько типов памяти на микросхеме доступны на устройствах C54x: RAM двойного доступа (DARAM), RAM одиночного обращения (SARAM), двухсторонняя совместно используемая RAM, и ROM. RAM всегда отображаются в пространство данных, но могут также быть отображены в пространство программы. ROM может быть активирован и отображен в пространство программы; это может также быть отображено, частично, в пространство данных.

Есть три бита регистра состояния ЦП, которые влияют на конфигурацию памяти. MP/MC, OVLY, и биты DROM расположены в регистре состояния режима процессора (PMST). На рисунке 3 и рисунке 4 изображены данные устройства C54x, карты памяти программы и как на карты влияют MP/MC, OVLY, и биты DROM.

Рисунок 3 - Карты памяти C541

Рисунок 4 - Карты памяти C542 и С543

 

3.2 Память программ

Внешняя память программы на большинстве устройств C54x может адресовать до 64К 16-разрядных слов. У устройств C54x есть ROM на микросхеме, RAM двойного доступа (DARAM), RAM одиночного обращения (SARAM), и двухсторонняя совместно используемая RAM, которая может быть отображена программным обеспечением в пространство памяти программы.

Когда элементы памяти отображены в пространство программы, устройство C54x автоматически получает доступ к этим элементам памяти, когда адреса находятся в пределах границ памяти на микросхеме. Когда модуль генерации адресов программы (PAGEN) генерирует адрес вне границ

памяти на микросхеме, устройство автоматически генерирует внешний доступ.

 

3.3 Конфигурируемость памяти программы

MP/MC и биты OVLY определяют, какие типы памяти на микросхеме включены в пространстве программы. При сбросе, логический уровень в котором находится контакт MP/MC, передается биту MP/MC в регистре PMST. Бит MP/MC определяет, включить ли ROM на микросхеме. Если MP/MC = 1, устройство сконфигурировано как микропроцессор, и ROM на микросхеме не включен. Если контакт MP/MC = 0, устройство сконфигурировано как микроконтроллер, и ROM на микросхеме включен. Так же есть возможность отключить или включить ROM на микросхеме через программное обеспечение, устанавливая или при очистке бита MP/MC в регистре PMST.

 

3.4 Организация ROM на микросхеме

ROM на микросхеме подразделена  и организована в блоках, чтобы  улучшить производительность. Например, блочная организация позволяет  выбрать инструкцию от одного  блока ROM, не жертвуя доступами  данных, которые прибывают из  различного блока ROM. Рисунок 5 показывает способ, которым ROM организован в блоках для каждого устройства C54x.

В зависимости от устройства ROM организован в 2 K, 4 K, или 8 K блоков. Для устройств 2K-ROM обычно блок ROM составляет 2 K; для устройств 4K-ROM и 28K-ROM обычно блок ROM составляет 4 K; для устройств 16K-ROM и 48K-ROM обычно блок ROM составляет 8 K.

Рисунок 5 - Блочная организация ROM на микросхеме

 

 

3.5 Карта памяти адреса программы

Сброс устройства, прерывании, и векторы прерывания отображены на страницу 128 словами, стартующую с адреса FF80h в пространстве памяти программы. Однако, эти векторы могут быть повторно отображены на начало любой страницы 128 словами в пространстве программы после того, как устройство сбрасывало. Эта функция облегчает перемещение таблицы векторов из ROM начальной загрузки и затем удаления ROM из карты памяти.

В ROM на микросхеме 128 слов зарезервированы в тестирующих  устройство целях.

Код программы, записанный, чтобы быть реализованным в ROM на микросхеме, должен зарезервировать  эти 128 слов в адресах FF00h–FF7Fh в пространстве программы.

 

3.6 Расширенная память программ

C548, C549, C5402, C5410, и C5420 использует пронумерованную страничную схему расширенной памяти в пространстве памяти программ, чтобы предоставить доступ до 8192 k слов памяти программы. Чтобы реализовать эту схему, C548, C549, C5402, C5410, и C5420 включают несколько дополнительных функций: 23 адресных шины, вместо 16 (20 адресных шин в C5402, и 18 в C5420) дополнительный регистр с отображенной памятью, регистр расширения счетчика команд (XPC)

 Шесть дополнительных  инструкций для того, чтобы адресовать  расширенное пространство программы  значение XPC определяют страницу. Этот  регистр с отображенной памятью  в пространство данных, чтобы  адресовать 001Eh. В аппаратном сбросе XPC инициализирован 0.

Память программы в C548, C549, C5402, C5410, и C5420 организована

в 128 страниц (16 страниц  в C5402, и 4 страницы в C5420), которые составляют каждый 64K слов в длине. Рисунок 6 показывает расширенную память программы 128 страницам.

Когда RAM на микросхеме включена в пространстве программы (OVLY = 1), каждая страница памяти программы составлена из двух частей: общий блок 32K максимума слов и уникального блока 32K слов. Общий блок совместно использован всеми страницами, и каждый уникальный блок доступен только через его присвоенную страницу.

Если ROM на микросхеме включен (MP/MC = 0), только на странице 0. Это не отображено ни на какую другую страницу в памяти программы.

Рисунок 6 - Расширенная память программы RAM на микросхеме

 

 

3. 7 Память данных

Память данных на устройствах C54x содержит до 64K 16-разрядных слов. У устройств C54x есть ROM на микросхеме, который может быть отображен программным обеспечением в ROM данных (DROM), в дополнение к любой RAM двойного доступа (DARAM) и одиночного обращения RAM (SARAM).

Доступы к RAM и ROM данных (когда  это включено) сделаны, когда 

адреса находятся в  пределах границ соответствующих памятей  на микросхеме. Когда логика генерации адреса данных (DAGEN) генерирует адрес за пределами границ памяти на микросхеме, устройство автоматически генерирует внешний доступ.

 

3.8  Конфигурируемость памяти данных

Память данных может находиться как на микросхеме, так и вне кристалла. DARAM на микросхеме отображен в пространство памяти данных. Для некоторых устройств C54x можно отобразить часть ROM на микросхеме в пространство данных, устанавливая бит DROM, расположенный в регистре PMST. Эти части ROM на микросхеме включают в пространстве данных (бит DROM) и в пространстве программ (бит MP/MC), позволяя инструкции использовать область ROM в качестве ROM данных, находящегося в пространстве данных.При сбросе процессор очищает бит DROM к 0.

Инструкция получает доступ к ROM данных за один цикл, используя одну адресацию операнда памяти данных, включая инструкцию с 32-битовым длинным словом операнда. В двойной памяти для адресации операнда, доступ требует двух циклов, если оба операнда находятся в том же самом блоке; если операнды находятся в различных блоках, доступ требует одного цикла.

 

3.9 Организация RAM на микросхеме

RAM на микросхеме разделена и организована в блоках, чтобы улучшить производительность. Например, блочная организация позволяет выбрать два операнда от одного блока DARAM и записать в другой блок DARAM в том же самом цикле. Рисунок 7 показывает блочную организацию RAM для каждого устройства C54x.

Организация первого 1K DARAM на всех устройствах C54x включает ЦП с отображенной памятью и периферийные регистры, 32 слова временной памяти DARAM, и 896 слов DARAM. В зависимости от устройства RAM организована в 1 K, 2 K, или 8 K блоков. Для устройств 5K-RAM обычно блок RAM составляет 1 K; для 6K-RAM и устройств 10K-RAM, обычно блок RAM составляет 2 K; для устройств 16K-RAM обычно блок RAM составляет 8 K; у других устройств есть комбинация размеров блока RAM.

Рисунок 7 - Блочная организация RAM на микросхеме

 

Список литературы

1. http://focus.ti.com/lit/ug/spru131g/spru131g.pdf
2. Микропроцессорные системы / Бунтов В.Д., Макаров С.Б. – СПб.: Изд-во политехнического университета, 2008.